

セミオープンループ制御を用いた 単相系統連系インバータの実機検証

西川 滉大* 伊東 淳一 (長岡技術科学大学)

Experimental Verification of Single-Phase Grid-Connected Inverter using Semi-Open-Loop Control

Kodai Nishikawa*, Jun-ichi Itoh, (Nagaoka University of Technology)

This paper proposes a semi-open-loop control for a single-phase grid-tied inverter with a voltage control. In order to improve the output current distortion, a disturbance observer, includes an inductance value of greater than the grid-tied inductance, is applied to the semi-open-loop control. By using the proposed method, the inverter output current total harmonic distortion (THD) is reduced by 76% with the grid-connected operation compared to the open-loop control. Also, the inverter output voltage THD is reduced by up to 57% with the stand-alone operation for a diode rectifier load.

キーワード：系統連系インバータ，単相インバータ，セミオープンループ制御
(Grid-connected inverter, single-phase inverter, semi-open-loop control)

1. はじめに

近年、再生可能エネルギーの導入拡大により太陽光発電や風力発電に適用される系統連系インバータの利用が拡大している。一方で、系統の電源構成において同期発電機が占める割合が低下することにより、これまで同期発電機が供給していた系統慣性が低下する。系統慣性が低下すると、電力の需給バランスが崩れた場合に系統周波数の変動が増加するため再生可能エネルギーのさらなる導入拡大における課題となっている。上記の課題の解決策として、仮想同期発電機(VSG)制御が研究されている⁽¹⁾⁻⁽³⁾。VSG制御ではインバータに対して制御的に同期発電機の慣性を持たせることで系統慣性低下を抑制することができる。特に電圧制御を用いる GFM(Grid-Forming Inverter)では、系統連系時と自立運転時に同一の制御系を適用することで、停電時に系統連系と自立運転との間で無瞬断切替が可能となっている⁽⁴⁾⁻⁽⁶⁾。

一方、系統連系インバータでは用途によって高パワー密度化が要求されており、連系インダクタの小型化が課題となっている⁽⁷⁾⁻⁽⁹⁾。連系インダクタの小型化手法として、高速スイッチングが可能な SiC や GaN を用いた素子の適用による高周波化により、同一の電流リップルを保ったまま連系インダクタを小さくできる。一方で、連系インダクタを小さくすると電流制御器の外乱抑圧特性を低下させることから、系統連系時にはインバータ出力電流歪み率(THD)の悪化、自立運転時には負荷電圧 THD の悪化が問題となる。制御器の外乱抑圧特性を向上させる手法として、制御器の制御応答

の高速化がある。しかし、制御応答の高速化は検出遅延時間やサンプリング周波数、スイッチング周波数によって制限される。PI 制御器や PR 制御器を用いない外乱抑圧特性の向上法として、スライディングモード制御(SMC)がある⁽¹⁰⁾。SMC では連系時と自立時に同一の制御系を用いることが可能であり、連系インダクタを小さくした場合でも定常時での外乱抑圧特性を維持することができる。しかし、SMC は系統連系時に電流制御を行うため GFM へ適用できない。そのため、電圧制御による系統連系が可能な外乱抑圧特性向上法が必要となる。

本論文では、小さい連系インダクタでも連系時の電流または自立時の電圧の低ひずみを実現できる仮想インダクタンスによるセミオープンループ制御を提案する。セミオープンループ制御では、出力電圧のオープンループ制御に外乱オブザーバ(DOB)を付加して外乱補償を行う。そのため、PI 制御器を用いずに出力電圧を制御できる。電圧制御による系統連系では出力電流は連系インダクタ電圧によって決まるが、従来のセミオープンループ制御では連系インダクタ電圧を外乱として補償する⁽¹¹⁾。そのため、従来法では系統連系時に出力電力を制御することが困難となる。一方、提案するセミオープンループ制御では出力電流を外乱として扱うことで電圧制御による系統連系を容易にしている。また、DOB に使用するノミナルモデルの連系インダクタンスを実際よりも意図的に大きな値とすることにより、仮想的に連系インダクタンスを増加できる。これにより、系統電圧歪みや系統位相検出誤差による出力電流への外乱抑圧特性を向

上できる。5 kW 試作機により提案法を適用した系統連系および自立運転について検証する。

2. 連系インバータの電圧制御による系統連系

図 1 に LCL フィルタを適用した単相系統連系インバータの回路図を示す。本論文ではフルブリッジ単相 2 レベルインバータ構成で検討する。

図 2 に電圧制御による系統連系時のフェーザ図を示す。ここでは、 L_{fil} 、 C_{fil} からなる LC フィルタのカットオフ周波数が系統周波数より十分高いとして連系インダクタの影響だけ考慮したフェーザ図で説明する。インバータ出力電圧を \dot{V}_{conv} 、系統電圧を \dot{V}_{grid} 、連系インダクタ電圧を $\dot{V}_{L_{grid-tied}}$ とすると、出力電流は(1)式となる。

$$\dot{i}_{L_{grid-tied}} = \frac{|\dot{V}_{conv}| \sin \delta - j(|\dot{V}_{conv}| \cos \delta - |\dot{V}_{grid}|)}{\omega L_{grid-tied}} \quad \dots\dots\dots (1)$$

ここで、 δ は系統電圧とインバータ電圧の位相差である。系統の有効電力 P と無効電力 Q はそれぞれ(2), (3)式となる。

$$P = \frac{V_{conv} V_{grid} \sin \delta}{\omega L_{grid-tied}} \quad \dots\dots\dots (2)$$

$$Q = \frac{V_{conv} V_{grid} \cos \delta - V_{grid}^2}{\omega L_{grid-tied}} \quad \dots\dots\dots (3)$$

(2), (3)式より、電圧制御での系統連系ではインバータ電圧振幅 V_{conv} 、および位相差 δ を制御することで所望の出力電力を得ることができる。また、(1)式より連系インダクタンス $L_{grid-tied}$ が小さいと、系統電圧変動、インバータ出力外乱、系統位相検出誤差による出力電力変動が増加することがわかる。

3. セミオープンループ制御を適用した系統連系

〈3・1〉 オープンループ制御を適用した系統連系

図 3 にオープンループ制御時のブロック線図を示す。オープンループ制御による電圧制御では、電流制御系を持つフィードバック制御に対してスイッチング周波数に由来する制御帯域の制限が無い利点がある。一方で、フィードバックループがないため外乱抑圧特性が低い。そこで図 3(a)に示すオープンループ制御では、図 3(b)に示す通りインバータ出力電圧外乱 v_{dis} の主要因であるデッドタイム誤差電圧の補償を行っている。しかし、系統電圧擾乱や電流ゼロクロス付近でのスイッチングリップによるデッドタイム誤差電圧変動については保証していないため、出力電流歪みを抑制するには連系インダクタンスを大きくする必要がある。

〈3・2〉 従来セミオープンループ制御を適用した系統連系

図 4 にこれまで著者らが提案しているセミオープンループ制御⁽¹⁾のブロック線図を示す。これは小型 LC フィルタを用いた自立運転を対象としており、系統連系は考慮さ




Fig. 1. Inverter circuit configuration.






Fig. 2. Phasor diagram of voltage control grid-connection.



(a) Block diagram of a dead-time compensation.



(b) Block diagram of a LCL filter with a power grid.

Fig. 3. Block diagram of open-loop control.




Fig. 4. Block diagram of the conventional semi-open-loop control.

れていない。法での DOB による外乱推定 \hat{v}_{dis} を以下に示す。

$$\hat{v}_{dis} = \frac{\omega_c}{s + \omega_c} v_{conv}^* - \frac{\omega_c}{s + \omega_c} v_{C_{fil_det}} \quad \dots\dots\dots (4)$$

ここで ω_c は DOB のカットオフ角周波数、 v_{conv}^* は外乱補償後の電圧指令値、 $v_{C_{fil_det}}$ はフィルタコンデンサ電圧の検出値である。従来法ではフィルタキャパシタ電圧と電圧指令値の差を外乱として補償する構成となっており、電流ゼロクロス付近での歪みを低減できる。一方で、従来法で系統連系を行う場合は連系インダクタ電圧が外乱として補償されて小さくなるため、オープンループ制御に比べて系統電圧外乱への外乱抑圧特性が低下する。これによって、安定した連系が困難となるため、従来法を系統連系に適用することは望ましくない。

〈3・3〉 提案するセミオープンループ制御を適用した系統連系

図 5 に提案するセミオープンループ制御のブロック線図を示す。従来は、連系インダクタンス電圧を外乱として補償していることにより、等価的に $L_{grid-tied}$ が小さく見えることが問題であったため、提案法ではインバータ出力

電圧外乱 v_{dis} のみ外乱として補償する。また、自立運転時への提案法の適用を考慮し、フィルタインダクタ電圧の補償も行う。提案法の DOB による外乱推定値は(5)式となる。

$$\hat{v}_{dis} = \frac{\omega_c}{s + \omega_c} v_{conv}^* - \frac{\omega_c}{s + \omega_c} v_{Cfil_det} + \frac{\omega_c}{s + \omega_c} s L_{fil} i_{Lfil_det} - \frac{\omega_c}{s + \omega_c} s L_{grid_tied} i_{Lgrid_tied_det} - \frac{\omega_c}{s + \omega_c} s \left(L_{virtual} - \frac{s^2 + \omega_{grid}^2}{s^2 + 2\zeta\omega_{grid} + \omega_{grid}^2} k L_{virtual} \right) i_{Lgrid_tied_det} \quad (5)$$

ここで $i_{Lgrid_tied_det}$ は連系インダクタ電流、 i_{Lfil_det} はフィルタインダクタ電流、 L_{fil} はフィルタインダクタンス、 $L_{virtual}$ は DOB 内での連系インダクタンスのノミナル値と実際の連系インダクタンス L_{grid_tied} との差分となる仮想インダクタンス、 ω_{grid} は系統角周波数、 k は仮想インダクタンスの影響を調整する比例ゲインである。提案法では、DOB 内での連系インダクタンスが $L_{virtual}$ 分だけ大きく設計されるため、連系インダクタ電圧の推定値は実際の電圧よりも大きくなり、インバータ出力電圧は実電圧と推定値との差分だけ低下する。系統から見ると、この出力電圧の低下が連系インダクタによる電圧降下と見なせるため、DOB のカットオフ周波数 ω_c 以下で仮想的に連系インダクタンスを増加させることができる。系統電圧外乱による系統電流歪み量は連系インダクタを大きくすることで低減できるため、仮想インダクタンスを用いることで外乱抑圧特性を向上できる。一方、大きな仮想インダクタンスは検出電流に対する出力電圧へのゲインを増加させるため、検出遅延によるハンチングの要因となるほか、フィルタの共振周波数成分の影響も増加させる。提案法ではバンドエリミネーションフィルタ(BEF)を用いることにより、系統周波数と高調波で仮想インダクタンス値を分けての調整が可能となる。これにより、系統周波数のみ連系インダクタンスを増加させることができるため、ハンチングや共振の影響を低減しつつ系統位相検出誤差に対する出力電力変動を抑制する事ができる。

〈3・4〉提案法による外乱抑圧特性の向上 表 1 に周波数特性解析条件を示す。ここでは、提案法を適用した場合のインバータ出力電圧外乱 v_{dis} から出力電流 i_{Lgfil} までのゲイン特性およびインバータ出力電圧と系統電圧との電位差 Δv による出力電流のゲイン特性を解析する。電位差 Δv は以下で与えられる。

$$\Delta v = v_{conv} - v_{grid} \quad (6)$$

図 6(a) にインバータ出力電圧外乱 v_{dis} から出力電流 i_{Lgfil} へのゲイン特性を、図 6(b) に電位差 Δv から出力電流 i_{Lgfil} へのゲイン特性を示す。図 6(a) より、提案法で用いる DOB ではカットオフ周波数以下で出力電圧外乱による出力電流への影響を低減できることが確認できる。また連系インダクタ






Fig. 5. Block diagram of proposed semi-open-loop control.

Table 1 Analysis condition.

Grid-tied inductance	L_{grid_tied}	1 mH
Filter inductance	L_{fil}	170 μ H
Filter capacitance	C_{fil}	8 μ F
Grid frequency	f_{grid}	50 Hz
Cutoff fre. of DOB	f_c	500 Hz



(a) Inverter output voltage disturbance characteristics.



(b) Inverter output current characteristics.

Fig. 6. Comparison of gain characteristics of open-loop, conventional and proposed semi-open-loop control without virtual inductance.

ンスの 9 倍(9 mH)の仮想インダクタンスを適用した場合のゲイン特性は、DOB のカットオフ周波数を 10 倍(5 kHz)した際のゲイン特性と一致することから、仮想インダクタンス外乱抑圧特性をより向上させていることがわかる。また、図 6(b)より提案法では仮想インダクタンスを適用することによって、DOB のカットオフ周波数以下で系統電圧外乱に対する抑圧特性を向上させていることが確認できる。また図 6(a)と同様に連系インダクタンスの 9 倍(9 mH)の仮想インダクタンスを適用した場合のゲイン特性は、連系インダクタンスを 10 倍(10 mH)した際のゲイン特性とほぼ一致することから、DOB により連系インダクタンスを仮想的に増加できることが確認できる。なおゲイン特性が完全に一致しない理由は、提案法でのフィルタインダクタ電圧補償によってフィルタインダクタンス分だけ外乱抑圧特性が低下しているためである。

4. セミオープンループ制御を適用した自立運転

〈4・1〉従来セミオープンループ制御を適用した自立運転

図 7 に負荷電圧を基準として図 3(b)を書き直したブロック線図を示す。自立運転では系統の代わりに負荷が接続される。図 7 より、負荷電圧に対する外乱はフィルタインダクタ電圧 v_{Lfil} とフィルタキャパシタ電圧 v_{Cfil} であることが確認できる。

図 8 に従来のセミオープンループ制御(図 4)にフィルタインダクタ電圧補償を追加したブロック線図を示す。従来法では LC フィルタを対象としていたため、フィルタインダクタ電圧による外乱補償を追加することで LCL フィルタに対応している。フィルタインダクタ電圧補償を追加した従来法での DOB による外乱推定値 \hat{v}_{dis} は以下ようになる。

$$\hat{v}_{dis} = \frac{\omega_c}{s + \omega_c} v_{conv}^* - \frac{\omega_c}{s + \omega_c} v_{Cfil_det} + \frac{s\omega_c L_{fil}}{s + \omega_c} i_{Lfil_det} \dots (7)$$

(7)式より、従来法では負荷電圧への外乱となるフィルタインダクタ電圧とフィルタキャパシタ電圧を補償していることがわかる。

〈4・2〉提案するセミオープンループ制御を適用した自立運転

提案するセミオープンループ制御での推定外乱値(5)式には、負荷電圧外乱となるフィルタインダクタ電圧とフィルタキャパシタ電圧のほかに連系インダクタ電圧値と仮想インダクタ電圧値が含まれている。これらは提案法で自立運転した際には負荷電圧への外乱となるため、従来法に比べて負荷電圧歪みが増加する。よって、自立時と連系時で比例ゲイン k を調節することで仮想インダクタンス電圧を相殺し、負荷電圧 THD の改善を図る。比例ゲイン k を調整するタイミングは系統連系と自立運転の切替時であるため、瞬間的に負荷電圧および出力電流に歪みが生じる。ただ




Fig.7 Block diagram of a LCL filter for a load voltage.




Fig.8 Block diagram of the conventional semi-open loop control with the filter inductor voltage compensation.

Table 2 Experimental conditions.

Output power	P_{out}	5 kW
DC link voltage	V_{dc}	330 V
Grid voltage	V_{grid}	200 V
Grid-tied inductance (%Z)	$L_{grid-tied}$	1 mH(3.9%)
Filter inductance (%Z)	L_{fil}	170 μH(0.7%)
Filter capacitance (%Y)	C_{fil}	8 μF(2.0%)
Virtual inductance (%Z)	$L_{virtual}$	2 mH(7.9%)
Grid frequency	f_{grid}	50 Hz
Cutoff fre. of DOB	f_c	500 Hz
Switching frequency	f_{sw}	10 kHz
Sampling frequency	f_s	20 kHz
Damping factor of BEF	ζ	0.05
Dead time	T_{dead}	3 μs

し、使用する制御系は同一であるため、制御系の切替に起因する大きな歪みは発生しない。

5. 実験結果

表 2 に実験条件を示す。DOB のカットオフ周波数は LCL フィルタの共振周波数に対して 1/2 以下となる様に設定した。

実機検証では系統連系、自立運転のそれぞれについて図 3、図 5、図 7 に示される各制御系を用いた比較を行う。

〈5・1〉系統連系 図 8 にオープンループ制御および提案法による系統連系結果を示す。オープンループ制御では出力電流 THD は 18.2%、提案法では 4.34%となっており、電流高調波を 76%低減している。

図 9 にオープンループ制御と提案法において仮想インダクタンスを変化させた際の出力電流 THD 特性を示す。図 9 より、仮想インダクタンスを増加させることで、連系インダクタンスを増加させることなく出力電流 THD を改善できて

いる。

図 10 にオープンループ制御と提案法において仮想インダクタンスを変化させた際の実出力電力特性を示す。仮想インダクタンスを増加させることにより、位相差 δ に対する出力電力が低下している。(2)式に示す連系インダクタンスと位相差 δ の関係から、提案法によって仮想的に連系インダクタンスを増加できていることが確認できる。また仮想インダクタンス $L_{virtual}$ が 2 mH で比例ゲイン k が 0 である時の特性と k が 0.5 である時の特性はほとんど一致していることから、系統周波数と高調波で仮想インスタンスが分けて調整されていることが確認できる。

〈5-2〉 自立運転 図 11 にダイオード整流器による非線形負荷を適用した際の自立運転結果を示す。図 11(a)のオープンループ制御では負荷電圧 THD が 9.25%だが、図 11(b)の従来セミオープンループ制御では負荷電圧 THD が 4.84%であり、電圧高調波を 48%低減できている。図 11(c)に示す仮想インダクタンスを用いていない場合の提案するセミオープンループ制御での負荷電圧 THD は 8.75%であり、オープンループ制御に対して電圧高調波は 5.4%低減しか低減できていない。これは、提案法では連系インダクタンス電圧による負荷電圧外乱を補償していないためである。

図 12 に仮想インダクタンスを用いた際の提案法による結果を示す。ゲイン k が 0 の時、負荷電圧 THD は 15.0%に対し、ゲイン k が 1.5 の時は 4.00%であり、電圧高調波を 73%低減できている。

図 13 にゲイン k を変化させた際の負荷電圧 THD およびクレストファクタを示す。ゲイン k が 1.5 付近で負荷 THD が最小となっているが、今回の条件では連系インダクタンスと仮想インダクタンスの和が仮想インダクタンスの 1.5 倍であるため、ゲイン k を 1.5 とすると負荷電圧外乱となる連系インダクタ電圧を補償できるからである。また、クレストファクタは出力電圧が台形波から正弦波に近づくほど増加する。しかし、連系インダクタ電圧を補償すると負荷電圧 THD は改善される一方で、系統連系時の外乱抑圧特性が低下する。そのため、自立運転と系統連系間で同一設計の提案セミオープンループ制御を適用する場合、ゲイン k を適切に調整する。

6. まとめ

本論文では電圧制御による単相系統連系インバータに対する連系インダクタの低減が可能なセミオープンループ制御を提案した。提案法を適用することにより、連系インダクタンスを増加させることなく系統連系時の出力電流 THD が改善されることを確認した。また、ダイオード整流器などの非線形負荷に対する自立運転時においても、ゲイン k を調整することで負荷電圧 THD を改善できることを確認した。




Fig. 8. Grid-connected operation waveforms.




Fig. 9. Output current THD characteristics vs. output power.




Fig. 10. Output power characteristics vs. phase difference δ .

今後は安定性解析によって仮想インダクタンスの上限值についての検討を行う予定である。




Fig. 11. Stand-alone operation waveform with a diode rectifier.




Fig. 12. Waveform comparison for gain k with proposed semi-open-loop control.




Fig. 13. Load voltage THD and crest factor characteristics with changing gain k .

文 献

- (1) 崎本謙一, 三浦友史, 伊瀬敏史:「仮想同期発電機の機能を有する分散電源を含む局所系統の無瞬断系統解列」,平成 23 年電気関係学会関西支部連合大会, 30P2-19, pp. 449-450, (2011)
- (2) 龍建儒, 新帯俊信, 柿々野浩明, 三浦友史, 伊瀬敏史:「仮想同期発電機を用いた家庭様分散型電源の商用系統連系・解列の無瞬断切り替え制御」, 電気学会論文誌 B, Vol. 133. No. 5, pp. 430-438, (2012)
- (3) Z. Peng, J. Wang, Y. Dai, Y. Wen, Z. John Shen, Z. Li and D. Bi, "Improved Virtual Synchronous Generator Control Strategy for Seamless Switching", 2018 IEEE Applied Power Electronics Conference and Exposition (APEC), pp. 1003-1007, (2018).
- (4) X. Xiong, C. Wu and F. Blaabjerg, "An improved Synchronization Stability Method of Virtual Synchronous Generators Based on Frequency Feedforward on Reactive Power Control Loop", IEEE Transactions on Power electronics, Vol. 36, No. 8, (2021)
- (5) Z. Shuai, C. Shen, X. Liu, Z. Li and J. Shen, "Transient Angle Stability of Virtual Synchronous Generators Using Lyapunov's Direct Method", IEEE Transactions on Smart Grid, Vol. 10, No. 4 pp. 4648-4661, (2019)

- (6) H. Cheng, Z. Shuai, C. Shen, X. Liu, Z. Li and J. Shen, "Transient Angle Stability of Paralleled Synchronous and Virtual Synchronous Generators in Islanded Microgrids", IEEE Transactions on Power Electronics, Vol. 35, No. 8, pp. 8751-8765, (2020)
- (7) Min Huang, Xiongfei Wang, Poh Chiang Loh, Frede Blaabjerg, and Weimin Wu : "Stability Analysis and Active Damping for LLCL-Filter-Based Grid-Connected Inverters", IEEJ J. Ind. Appl., Vol.4, No.3, pp.187-195, (2015)
- (8) R. Peña-Alzola and M. Liserre : "LCL-Filter Design for Robust Active Damping in Grid-Connected Converters", IEEE Trans. Ind. Info., Vol. 10, No. 4, pp. 2192-2203, (2014)
- (9) J.W. Kolar, U. Drogenik, J. Biela, M. Heldwein, H. Ertl, T. Friedli, and S.Round: "PWM Converter Power Density Barriers", IEEJ Journal on Industrial Application, Vol. 128, No. 4, pp. 468-480, (2008)
- (9) R. -J. Wai, C. -Y. Lin, Y. -C. Huang and Y. -R. Chang, "Design of High-Performance Stand-Alone and Grid-Connected Inverter for Distributed Generation Applications," IEEE Transactions on Industrial Electronics, vol. 60, no. 4, pp. 1542-1555, (2013)
- (11) S. Nagai and J. Itoh: "Open-loop-based Island-mode Voltage Control Method for Single-phase Grid-tied Inverter with Minimized LC Filter", IEEJ Journal of Industry Applications, Vol.8, No.1, pp.108-115 (2019)