


SynaptiCAD, Inc

VeriLogger Pro Verilog Simulator

VeriLogger Pro は、IEEE1364 準拠の通常のシミュレーション機能に、HDL スティミュラス生成機能、インターラクティブ・シミュレーション機能、スタティック・タイミング解析機能を統合した、今までにないタイプの、使い勝手のよい Verilog シミュレータです。Windows98/NT/XP または Solaris(Sparc)/RedHatの走行するコンピュータでご利用頂けます。



VeriLogger は2つの製品の統合：

VeriLogger Pro は、従来の Verilog シミュレータと異なりシミュレーションだけでなく、シミュレーションの準備や結果を実装に役立てる手段をも提供する波形に関わる高度な統合ツールです。この機能は波形エディタとして定評のある WaveFormer Pro (SynaptiCAD 社) から来ています。

VeriLogger Pro = Verilog シミュレーション機能 + WaveFormer Pro + 相乗効果

(相乗効果の例) テストベンチファイル抜きでもシミュレーションが始められる

ソースファイルを解析して、最上位のモジュールのポートリストが空でない場合、入力信号はテストベンチでのスティミュラスになるべき信号として、波形編集ができるように波形エディタ・ビューに自動的にとりこみます。出力信号は観測すべき信号として、違う色で波形エディタ・ビューに自動的に取り込まれます。マウスクリックでスティミュラスを編集して、即 GO ボタンでシミュレーション実行！！

* スティミュラス波形は等価な HDL スティミュラスに変換できます。

VeriLogger Pro の主な特徴と機能:

- VeriLogger Pro は、WaveFormer Pro ベースの完璧な波形ビューア、テストベンチが簡単な波形入力から生成される統合された HDL スティミュラス生成機能など、設計の効率化がはかれる今までにないタイプの、使い勝手のよい Verilog シミュレータとなっています。
- 2つのシミュレーション機能、内在するインタラクティブ・シミュレーション機能と普通のシミュレーション機能をうまく組み合わせることで、より効率のよい設計が期待できます。モジュール単位の開発でインタラクティブ・シミュレーション機能を使い、モジュール連携のデバッグに普通のシミュレーションで仕上げのデバッグをするなどの運用が考えられます。
- パターンジェネレータ、ロジックアナライザを中継に実装とのシームレスなデータの交換が可能で、設計 & デバッグの効率的な運用を開きます。シミュレーション結果をパターンジェネレータへ送り出したり、実装データをロジアナでサンプリングしてシミュレーション結果と比較するなど、ユーザの運用で大きく設計、デバッグの効率化が計られる色々な機能が用意されています。
 - ✓ IEEE1364 準拠で、Verilog-XL 互換
 - ✓ GUI 版と CUI 版同梱
 - ✓ ビヘイビア、RTL、ネットリスト、遅延モデル(SDF)すべての水準のシミュレーションをサポート
 - ✓ Programming-Language Interface (PLI)[現在一部未サポート、将来バージョンで完全化]
 - ✓ 軽快な起動と高速コンパイル
 - ✓ 階層ブラウザ
 - ✓ デバッガ - シングルステップ、ブレークポイント
 - ✓ シンタックスカラーリング・テキストエディタ
 - ✓ GUI モードと、Verilog-XL 伝統のコンソール・モードの両方をサポート
 - ✓ タイミング編集とスタティック・タイミング解析
 - ✓ インタラクティブVerilog シミュレータ
 - ✓ VCD フォーマットでシミュレーション波形出力
 - ✓ VCD ファイルの読み込みと編集
 - ✓ Verilog/VHDL/Abel/Altera/Spice/Minc/Xilinx スティミュラス生成
 - ✓ HP のパターン・ジェネレータへのデータ生成とロジック・アナライザからのデータの表示編集
 - ✓ 標準オンライン・タイミングダイアグラム・フォーマットTDML のサポート
 - ✓ 標準テスター・フォーマットSTIL のサポート
 - ✓ プラットフォーム: Windows95/98/NT/XP, Solaris7/8(Sparc), RedHat 7.2以降
 - ✓ テストベンチファイル抜きでのシミュレーション

VeriLogger Pro の上位互換の、高度なテストベンチの生成をも支援するTestBencher Pro があります。

(有)インターリンク

〒231-0023 横浜市中区山下町252グランベル横浜9F

TEL: 045-663-5940 / FAX: 045-663-5940

e-mail: ilink_support@ilink.co.jp / ilink_sales@ilink.co.jp

URL: <http://www.ilink.co.jp>

VeriWell は Wellspring Solutions 社の登録商標です。Windows はマイクロソフト社の商標です。StateCAD は Visual Software Solutions 社の登録商標です。WaveFormer は SynaptiCAD 社の登録商標です。ABEL は Minc 社の登録商標です。Verilog-xl は Cadence Design Systems 社の登録商標です。V2V は ASC 社の登録商標です。その他の会社名、製品名は各社の商標および登録商標です。