2. IP
  3. eMMC Host Controller IP Core

eMMC Host Controller IP Core

情報をリクエスト
IP の評価

製品説明

iW-eMMC Controller interfaces MMC / eMMC card to any processor with a generic interface. The interface towards the MMC card is realized by the MMC protocol implemented in the controller. The core supports AXI4-Lite interface for the control and status register access and AXI4-MM interface for data transfer through ADMA2 mode.

主な機能と利点

  • Compliant with eMMC specification version 5.1
  • Supports HS400 and HS400 ES modes
  • Supports command queuing engine
  • Controller provides a AXI4-lite interface for control & status access and AXI4-MM interface for DMA data transfer

主な資料

デバイス インプリメンテーション マトリックス

このコアの実装例の使用率メトリックです。詳細については、プロバイダにお問い合わせください。

ファミリ デバイス スピード グレード ツール バージョン HW 検証？ スライス LUT BRAM DSP48 CMT GTx FMAX (Mhz)
KINTEX-7 Family XC7K325T -1 Vivado ML 2022.1 Y 3843 3554 4 0 0 0 206

IP の品質指標

一般的な情報

データ作成日 Apr 12, 2023
現在の IP リビジョン番号 R1.0/REL1.0
現在のリビジョンのリリース日 Apr 11, 2022
初期バージョンのリリース日 Apr 11, 2022

ザイリンクス カスタマによる製品化

製品化をしたザイリンクス カスタマーのプロジェクト数 3
参照資料の有無 N

デリバラブル (成果物)

購入可能な IP 形式 Source Code
ソース コードの形式 Verilog
ハイレベル モデルの有無 N
統合テストベンチの有無 N
コード カバレッジ レポートの有無 N
ファンクショナル カバレッジ レポートの有無 N
UCF の有無 UCF
市販の評価ボードの有無 Y
ボード上で使用した FPGA Kintex-7
ソフトウェア ドライバーの有無 Y
ドライバーの OS サポート Linux

インプリメンテーション

ザイリンクス製品向けのコード最適化の有無 Y
一般的な FPGA 最適化技術 Inference
カスタムの FPGA 最適化技術 None
サポートされる合成ソフトウェア ツール/バージョン Vivado Synthesis
スタティックタイミング解析実施の有無 Y
AXI インターフェイス AXI4
IP-XACT メタデータの有無 N

検証

資料検証計画の有無 Executable and documented plan
試験方法 Directed Testing
アサーション N
収集したカバレッジ メトリック None
タイミング検証実施の有無 N
タイミング検証レポートの有無 N
サポートされるシミュレーター Mentor ModelSIM

ハードウェア検証

FPGA 上で検証済み Y
使用したハードウェア検証プラットフォーム Kintex-7
業界標準コンプライアンス テストに合格 N/A
テスト結果の有無 N