WO2018225823A1 - 半導体基体及びその製造方法、基体並びに積層体 - Google Patents

半導体基体及びその製造方法、基体並びに積層体 Download PDF

Info

Publication number
WO2018225823A1
WO2018225823A1 PCT/JP2018/021877 JP2018021877W WO2018225823A1 WO 2018225823 A1 WO2018225823 A1 WO 2018225823A1 JP 2018021877 W JP2018021877 W JP 2018021877W WO 2018225823 A1 WO2018225823 A1 WO 2018225823A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor substrate
type semiconductor
composition
clathrate compound
general formula
Prior art date
Application number
PCT/JP2018/021877
Other languages
English (en)
French (fr)
Inventor
亮 寺西
宗藤　伸治
古君　修
Original Assignee
国立大学法人九州大学
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 国立大学法人九州大学 filed Critical 国立大学法人九州大学
Priority to US16/619,447 priority Critical patent/US11217739B2/en
Priority to EP18812951.4A priority patent/EP3637484A4/en
Publication of WO2018225823A1 publication Critical patent/WO2018225823A1/ja

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01B—NON-METALLIC ELEMENTS; COMPOUNDS THEREOF; METALLOIDS OR COMPOUNDS THEREOF NOT COVERED BY SUBCLASS C01C
    • C01B33/00—Silicon; Compounds thereof
    • C01B33/06—Metal silicides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N10/00—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects
    • H10N10/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N10/00—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects
    • H10N10/80—Constructional details
    • H10N10/85—Thermoelectric active materials
    • H10N10/851—Thermoelectric active materials comprising inorganic compositions
    • H10N10/855—Thermoelectric active materials comprising inorganic compositions comprising compounds containing boron, carbon, oxygen or nitrogen
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N10/00—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects
    • H10N10/80—Constructional details
    • H10N10/85—Thermoelectric active materials
    • H10N10/857—Thermoelectric active materials comprising compositions changing continuously or discontinuously inside the material

Definitions

  • the present disclosure relates to a semiconductor substrate, a manufacturing method thereof, a substrate, and a laminate.
  • thermoelectric materials utilizing the Seebeck effect have been studied.
  • thermoelectric materials Various semiconductor materials are being studied as thermoelectric materials.
  • Patent Document 1 proposes a thermoelectric element that is a sintered body of a Si clathrate compound (clathrate compound).
  • a dimensionless figure of merit ZT value is presented as one of the indexes for evaluating the performance of such thermoelectric elements.
  • various methods have been studied.
  • the clathrate compound is composed of eight cage networks composed of Group 14 elements such as Si, and Group 1 or Group 2 atoms (guest atoms) included one by one in the cage. Since the guest atoms vibrate at a low frequency and phonons are scattered, the clathrate compound has a sufficiently low thermal conductivity. Such low thermal conductivity contributes to the improvement of the ZT value.
  • thermoelectric conversion efficiency Although various methods for improving the ZT value of thermoelectric materials have been studied in this way, there is still room for improvement in thermoelectric conversion efficiency.
  • Thermoelectric materials generate power using the difference in electromotive force based on the temperature difference.
  • the temperature difference decreases due to heat conduction, etc. There is a concern about the decline.
  • Patent Document 2 a semiconductor having an n-type semiconductor portion, a p-type semiconductor portion, and an intrinsic semiconductor portion therebetween, and the intrinsic semiconductor portion has a smaller band gap than the n-type semiconductor portion and the p-type semiconductor portion.
  • Single crystals have been proposed. According to the semiconductor single crystal of Patent Document 2, it is possible to generate power in a predetermined temperature range even if there is no temperature difference between the n-type semiconductor portion and the p-type semiconductor portion.
  • an object of one aspect of the present disclosure is to provide a semiconductor substrate that can efficiently generate power even if it is thin.
  • Another object of the present invention is to provide a manufacturing method capable of easily manufacturing a semiconductor substrate useful as a power generation material. Furthermore, it aims at providing the laminated body obtained by laminating
  • a semiconductor substrate according to at least one embodiment of the present invention is a semiconductor substrate containing a clathrate compound of the following general formula (I), the composition of which changes along the thickness direction and includes a pn junction.
  • the rate of change in y in the thickness direction of the portion including the pn junction of the composition change layer is 1 ⁇ 10 ⁇ 4 / ⁇ m or more.
  • A represents at least one element selected from the group consisting of Ba, Na, Sr and K
  • B represents at least selected from the group consisting of Au, Ag, Cu, Ni and Al
  • 1 represents an element
  • C represents at least one element selected from the group consisting of Si, Ge, and Sn.
  • x is 7 to 9, and y is 3.5 to 6 or 11 to 17.
  • the semiconductor substrate containing the clathrate compound of the above general formula (I) can control the band gap by changing the composition along the thickness direction. For this reason, even if there is no temperature difference along the thickness direction, an electromotive force can be generated. Since the semiconductor substrate has a large rate of change in y in the thickness direction, it can efficiently generate power even if it is thinned.
  • the use of the semiconductor substrate is not limited to the power generation material, and can be used for various uses according to the characteristics.
  • the semiconductor substrate may have an n-type semiconductor portion and a p-type semiconductor portion having a larger y / x than the n-type semiconductor portion, with a pn junction portion interposed therebetween, and may have a thickness of 5 mm or less. As a result, the rate of change of y can be further increased while reducing the thickness, and a larger electromotive force can be obtained.
  • the maximum difference between y in the p-type semiconductor portion and y in the n-type semiconductor portion may be 1 or more.
  • the clathrate compound may be represented by the following general formula (II).
  • Ba x Au y Si 46-y (II) In the above general formula (II), x is 7 to 9, and y is 3.5 to 6.
  • a method for producing a semiconductor substrate according to at least one embodiment of the present invention includes an n-type semiconductor substrate containing a clathrate compound having a composition represented by the following general formula (I), and a surface of the n-type semiconductor substrate.
  • a substrate having a coating layer in which the molar concentration of the B element in the formula (I) is higher than that of the n-type semiconductor substrate is heated, and the B element is diffused into the n-type semiconductor substrate to form a pn junction.
  • A represents at least one element selected from the group consisting of Ba, Na, Sr and K
  • B represents at least selected from the group consisting of Au, Ag, Cu, Ni and Al
  • 1 represents an element
  • C represents at least one element selected from the group consisting of Si, Ge, and Sn.
  • x is 7 to 9, and y is 3.5 to 6 or 11 to 17.
  • a semiconductor substrate useful as a power generation material can be easily manufactured.
  • various shapes of semiconductor substrates can be manufactured, so that a thin semiconductor substrate can be easily manufactured.
  • the n-type semiconductor substrate and the substrate having a coating layer on the surface thereof are heated to 300 to 1000 ° C. in the above step. By heating in such a temperature range, the diffusion of the B element is promoted, and a semiconductor substrate capable of generating a large electromotive force can be manufactured.
  • the semiconductor substrate has a composition change layer including a pn junction portion, the composition of which changes along the thickness direction, and the pn junction portion of the composition change layer when the composition is converted into the composition ratio of the clathrate compound.
  • the rate of change of y in the thickness direction of the portion including may be 1 ⁇ 10 ⁇ 4 / ⁇ m or more. Since this semiconductor substrate has a portion where the rate of change of y in the thickness direction is large, it can efficiently generate power even if it is thinned.
  • the clathrate compound may be represented by the following general formula (II).
  • Ba x Au y Si 46-y (II) In the above general formula (I), x is 7 to 9, and y is 3.5 to 6.
  • the laminated body according to at least one embodiment of the present invention includes a laminated portion in which a plurality of semiconductor substrates are laminated so as to be adjacent to each other in the thickness direction and the increase / decrease direction of y is the same. Since this laminated body can generate a sufficiently large electromotive force, it is extremely useful as a power generation material. However, the use of the laminate is not limited to this, and it can be used for other purposes depending on the characteristics.
  • the substrate according to at least one embodiment of the present invention includes an n-type semiconductor substrate containing a clathrate compound having the composition of the general formula (I), and the general formula (I) on the surface of the n-type semiconductor substrate. And a coating layer having a higher B element molar concentration than the n-type semiconductor substrate.
  • This substrate is useful in manufacturing the above-described semiconductor substrate capable of generating power efficiently.
  • the use of the substrate is not limited to this.
  • the clathrate compound may be represented by the general formula (II).
  • the present disclosure can provide a semiconductor substrate that can efficiently generate power even if it is thinned.
  • a manufacturing method capable of easily manufacturing a semiconductor substrate useful as a power generation material can be provided.
  • FIG. 1 is a cross-sectional view schematically showing a semiconductor substrate according to an embodiment.
  • FIG. 2A is a conceptual diagram showing a state of thermal excitation when the semiconductor substrate according to one embodiment is heated to a predetermined temperature.
  • FIG. 2B is a conceptual diagram showing movement of electrons and holes when the semiconductor substrate according to one embodiment is heated to a predetermined temperature.
  • FIG. 5B is a diagram showing the band energy in the case of y5 in the clathrate compound of Ba 8 Cu y Si 46-y .
  • FIG. 6 is a cross-sectional view schematically showing a semiconductor substrate according to another embodiment.
  • FIG. 7 is a cross-sectional view schematically showing a laminate according to one embodiment.
  • FIG. 8 is a cross-sectional view schematically showing a substrate according to an embodiment.
  • FIG. 9 is a photograph showing an EPMA image of a cut surface along the thickness direction in the vicinity of the main surface of the semiconductor substrate of Example 1.
  • FIG. 10 is a photograph showing a SEM-EDX composition analysis image and analysis results obtained by further enlarging the cut surface shown in FIG.
  • FIG. 11 is a photograph of an EPMA image of the same cut surface as FIG. 9
  • FIG. 12 is a photograph of an EPMA image of the same cut surface as FIG.
  • FIG. 13 is a photograph showing an EPMA image of a cut surface along the thickness direction in the vicinity of the main surface of the semiconductor substrate of Example 2.
  • FIG. 14 is a photograph showing a SEM-EDX composition analysis image and analysis results obtained by further enlarging the cut surface shown in FIG.
  • FIG. 15 is a photograph of an EPMA image of the same cut surface as in FIGS. 13 and 14.
  • FIG. 16 is a photograph of an EPMA image of the same cut surface as FIG.
  • FIG. 17 is a graph showing the relationship between the distance from the main surface where the surface layer exists in the cut surface of the semiconductor substrate shown in FIG. 16 and y obtained by conversion into the composition ratio of the general formula (II).
  • FIG. 18 is a photograph of the substrate and the semiconductor substrate.
  • FIG. 18A is a photograph of the substrate before heating
  • FIG. 18B is a photograph after the substrate is heated to 300 ° C.
  • FIG. 18C is a photograph of a semiconductor substrate obtained by heating the substrate to 400 ° C.
  • FIG. 19 is a photograph of the semiconductor substrate.
  • FIG. 19A is a photograph of the semiconductor substrate obtained by heating the substrate to 500 ° C.
  • FIG. 19 is a photograph of the semiconductor substrate obtained by heating the substrate to 500 ° C.
  • FIG. 19B is a photograph of the semiconductor substrate obtained by heating the substrate to 600 ° C.
  • FIG. 19C is a photograph of a semiconductor substrate obtained by heating the substrate to 700 ° C.
  • FIG. 20 is a photograph of the semiconductor substrate.
  • 20A is a photograph of a semiconductor substrate (Example 2) obtained by heating the substrate to 800 ° C.
  • FIG. 20B is a semiconductor substrate obtained by heating the substrate to 900 ° C. (implementation). It is a photograph of Example 1).
  • FIG. 20C is a photograph of a semiconductor substrate obtained by heating the substrate to 950 ° C.
  • FIG. 21 is a diagram showing an outline of an apparatus for measuring electromotive force.
  • FIG. 21 is a diagram showing an outline of an apparatus for measuring electromotive force.
  • FIG. 22 is a graph showing the measurement results of the electromotive force of the semiconductor substrates obtained in Examples 1 and 2.
  • FIG. 23 is a graph showing the electromotive force measurement results of the semiconductor substrates obtained in Examples 1 and 2.
  • FIG. 24 is a graph showing the measurement results of the electromotive force of the substrate of Comparative Example 1.
  • FIG. 25 is a diagram showing an optical micrograph of the semiconductor single crystal obtained in Comparative Example 2 and its composition.
  • FIG. 1 is a diagram schematically showing a cross section along the thickness direction of the semiconductor substrate of the present embodiment.
  • the semiconductor substrate 100 has, for example, a flat plate shape, and has a p-type semiconductor unit 10 and an n-type semiconductor unit 20 in this order from above along the thickness direction (vertical direction in FIG. 1). That is, the thickness direction of the semiconductor substrate coincides with the facing direction of the p-type semiconductor portion 10 and the n-type semiconductor portion 20.
  • the semiconductor substrate 100 has a pn junction 15 between the p-type semiconductor unit 10 and the n-type semiconductor unit 20.
  • the pn junction 15 may be a genuine semiconductor.
  • the semiconductor substrate 100 may have a substrate shape (semiconductor substrate), or may have a film shape (semiconductor film) with a reduced thickness.
  • the thickness of the semiconductor substrate 100 is preferably 5 mm or less, more preferably 3 mm or less, and even more preferably 2 mm or less.
  • the p-type semiconductor part 10 and the n-type semiconductor part 20 of the semiconductor substrate 100 contain a clathrate compound represented by the general formula (I).
  • This clathrate compound has A, B, and C as constituent elements.
  • A represents at least one element selected from the group consisting of Ba, Na, Sr and K
  • B represents at least one selected from the group consisting of Au, Ag, Cu, Ni and Al
  • C represents at least one element selected from the group consisting of Si, Ge and Sn.
  • x is 7 to 9, and y is 3.5 to 6 or 11 to 17.
  • the A element functions as a monovalent or divalent donor
  • the B element functions as a trivalent or monovalent acceptor.
  • the composition of the clathrate compound changes in the composition changing layer 30 along the thickness direction of the semiconductor substrate 100.
  • the composition change layer 30 includes a p-type semiconductor unit 10, a pn junction 15, and a diffusion layer 22 of the n-type semiconductor unit 20.
  • the thickness of the composition change layer 30 may be, for example, 0.1 to 100 ⁇ m, or 0.5 to 50 ⁇ m.
  • the rate of change of y in the thickness direction of the portion including the pn junction 15 of the composition change layer 30 is 1 ⁇ 10 ⁇ 4 / ⁇ m or more.
  • the rate of change of y is preferably 1 ⁇ 10 ⁇ 3 / ⁇ m or more, more preferably 1 ⁇ 10 ⁇ 2 / ⁇ m or more, and even more preferably 0.1 / ⁇ m or more.
  • the upper limit is, for example, 10 / ⁇ m from the viewpoint of ease of manufacture.
  • the rate of change of y is obtained as follows. In the cross section of the composition change layer 30 along the thickness direction, two points having different distances from the main surface 100a of the semiconductor substrate 100 are selected. At this time, these two points are selected so as to sandwich the pn junction 15 extending so as to be orthogonal to the thickness direction. The composition is measured at two points, and the composition is converted into the composition ratio of the clathrate compound of the general formula (I). The absolute value of the difference in y at the two points obtained by conversion is divided by the distance between the two points. In this way, the rate of change of y can be obtained. The distance between the two points is preferably 2 to 10 ⁇ m from the viewpoint of suppressing variation in values.
  • the distance L (thickness) required to change y by 1 is, for example, 100 ⁇ m or less, preferably 20 ⁇ m or less, more preferably 10 ⁇ m. Or less, more preferably 5 ⁇ m or less.
  • the magnitude relationship of y indicating the molar ratio of the B element in the clathrate compound of the general formula (I) may satisfy the following formula (1).
  • a favorable power generation material can be obtained.
  • X indicating the molar ratio of the A element may be substantially uniform throughout the semiconductor substrate 100, or the magnitude relationship of x may satisfy the following formula (2).
  • X of the clathrate compound contained in the p-type semiconductor part 10 is, for example, 7 to 9, and y is, for example, 5 to 5.3 or 16 to 17.
  • the x of the clathrate compound contained in the n-type semiconductor portion 20 is, for example, 7 to 9, and y is, for example, 3.5 to 5.3 or 11 to 16.
  • the x of the clathrate compound at the pn junction 15 is 7-9, and y is about 5.3 or about 16.
  • the magnitude relationship of the molar ratio of element B to element A tends to satisfy the above formula (1).
  • y and y / x tend to increase with increasing proximity to the pn junction 15.
  • the base material layer 24 of the n-type semiconductor unit 20 the composition does not change along the thickness direction of the semiconductor substrate 100.
  • the n-type semiconductor part 20 has the base material layer 24, and the base material layer 24 may not be provided.
  • the maximum value of the difference between y in the p-type semiconductor unit 10 and y in the n-type semiconductor unit 20 is preferably 1 or more, more preferably 1.1 or more, and further preferably 1.2 or more.
  • the maximum value of the difference in y is, for example, y obtained by converting the composition of the main surface 100a on the p-type semiconductor portion 10 side of the semiconductor substrate 100 into the composition ratio of the clathrate compound, and the main value on the n-type semiconductor portion 20 side.
  • the difference in y thus determined is preferably 1 or more, more preferably 1.1 or more, and still more preferably 1.2 or more.
  • the maximum value of the difference between y in the p-type semiconductor unit 10 and y / x in the n-type semiconductor unit 20 is preferably 0.05 or more, more preferably 0.1 or more, and further preferably 0.15. That's it.
  • y in the p-type semiconductor unit 10 and y / x in the n-type semiconductor unit 20 is preferably 0.05 or more, more preferably 0.1 or more, and further preferably 0.15. That's it.
  • the maximum value of the difference in y / x is, similarly to y, y / x obtained by converting the composition of the main surface 100a on the p-type semiconductor portion 10 side of the semiconductor substrate 100 into the composition ratio of the clathrate composition, You may obtain
  • the y / x difference thus obtained is preferably 0.05 or more, more preferably 0.1 or more, and further preferably 0.15 or more.
  • the pn junction unit 15, and the n-type semiconductor unit 20 are derived from the n-type semiconductor unit 20. It is preferable to increase along the direction toward the p-type semiconductor unit 10. Such a change in the element concentration contributes to the band gap distribution of the semiconductor substrate 100 as described below.
  • FIGS. 2A and 2B are conceptual diagrams showing an example of a band gap state of the semiconductor substrate 100.
  • the vertical axis represents the energy of electrons
  • the horizontal axis represents the distance along the thickness direction from the n-type semiconductor unit 20 side of the semiconductor substrate 100 toward the p-type semiconductor unit 10 side. is there.
  • the semiconductor substrate 100 can realize the band gap state shown in FIGS. 2A and 2B with a sufficiently small thickness.
  • the band gap in the pn junction 15 is smaller than the band gap in the p-type semiconductor portion 10 and the n-type semiconductor portion 20.
  • the n-type semiconductor portion 20 is a portion where the Fermi level f is on the conduction band side
  • the p-type semiconductor portion 10 is a portion where the Fermi level f is on the valence band side.
  • the pn junction 15 has an intrinsic semiconductor part, and the Fermi level f is in the center of the forbidden band between the conduction band and the valence band.
  • FIG. 2A is a conceptual diagram showing a state of thermal excitation when the semiconductor substrate 100 is heated to a predetermined temperature.
  • FIG. 2A when the semiconductor substrate 100 is heated to a predetermined temperature, electrons in the valence band are thermally excited to the conduction band. At this time, electrons are thermally excited in the conduction band only by the intrinsic semiconductor portion of the pn junction 15 having a relatively small band gap. On the other hand, electrons are not thermally excited in the p-type semiconductor unit 10 and the n-type semiconductor unit 20 whose band gap is larger than that of the intrinsic semiconductor unit.
  • FIG. 2B is a conceptual diagram showing movement of electrons (black circles) and holes (white circles) when the semiconductor substrate 100 is heated to a predetermined temperature.
  • the electrons excited in the conduction band move to the lower energy side, that is, the n-type semiconductor portion 20 side.
  • holes generated on the valence band side due to excitation of electrons move to the p-type semiconductor portion 10 side having low energy.
  • the n-type semiconductor unit 20 is negatively charged and the p-type semiconductor unit 10 is positively charged, so that an electromotive force is generated.
  • the semiconductor substrate 100 can generate power even if there is no temperature difference between the p-type semiconductor unit 10 and the n-type semiconductor unit 20.
  • Such an electromotive force generation mechanism is different from the Seebeck effect that generates an electromotive force based on a temperature difference.
  • the semiconductor substrate 100 can generate power even if there is no temperature difference, even when it is modularized, equipment for temperature control such as cooling or heating can be eliminated or simplified.
  • equipment for temperature control such as cooling or heating can be eliminated or simplified.
  • the module can be reduced in size. Therefore, the semiconductor substrate 100 can be suitably used as a power generation material for thermoelectric conversion or exhaust heat recovery.
  • a power generation module it can be installed in transportation equipment, devices such as automobiles and airplanes having an internal combustion engine, plants, and the like.
  • the ratio of the band gap width (energy gap) of the pn junction 15 to the band gap width (energy gap) in the p-type semiconductor portion 10 and the n-type semiconductor portion 20 is not particularly limited, but is preferably smaller.
  • the ratio may be 0.8 or less, or 0.1 to 0.7. The smaller this ratio, the wider the temperature range in which power can be generated.
  • the energy gap of the pn junction 15 may be 0.4 eV or less, for example, 0.05 to 0.3 eV.
  • the energy gap in the p-type semiconductor part 10, the n-type semiconductor part 20, and the pn junction part 15 can be measured by, for example, inverse photoelectron spectroscopy.
  • Preferable examples of the clathrate compound of the general formula (I) contained in the semiconductor substrate 100 include the following general formulas (II) to (IV).
  • x is 7 to 9, and y is 3.5 to 6.
  • x is 7 to 9, and y is 11 to 17.
  • x is 7 to 9, and y is 3.5 to 6.
  • the band gap width of the clathrate compound of the general formula (II) greatly depends on the molar ratio of Au.
  • the width of the band gap of the clathrate compound B of the general formula (III) depends on the molar ratio of Al, but the dependence is smaller than the molar ratio of Au of the clathrate compound of the general formula (II). .
  • the clathrate compound of the general formula (II) has a larger difference in the band gap width than the clathrate compound of the general formula (III).
  • the semiconductor substrate 100 containing the clathrate compound having a larger band gap width difference can generate an electromotive force in a wider temperature range. Therefore, it can be set as the power generation material with higher versatility.
  • the clathrate compound of the general formula (III) is also a promising power generation material that generates an electromotive force in a predetermined temperature range.
  • the clathrate compound of the general formula (IV) has a larger difference in band gap width than the clathrate compound of the general formula (III).
  • the semiconductor substrate 100 containing the clathrate compound of the general formula (III) can also generate an electromotive force in a wide temperature range. Therefore, it can be set as the power generation material with higher versatility.
  • the semiconductor substrate 100 may contain a component different from the above clathrate compound.
  • the element B metal of the general formula (I) may be contained alone.
  • the p-type semiconductor unit 10 may include more of such a metal than the n-type semiconductor unit 20.
  • FIG. 6 is a cross-sectional view schematically showing a semiconductor substrate according to another embodiment.
  • the semiconductor substrate 130 has, for example, a flat plate shape, and has a p-type semiconductor portion 10 and an n-type semiconductor portion 20 in this order from the top along the thickness direction (vertical direction in FIG. 6).
  • the semiconductor substrate 130 has a pn junction 15 between the p-type semiconductor unit 10 and the n-type semiconductor unit 20.
  • the n-type semiconductor portion 20 of the semiconductor substrate 130 is different from the semiconductor substrate 100 of FIG. 1 in that it does not have the base layer 24 and is formed only by the diffusion layer 22.
  • Other configurations of the semiconductor substrate 130 may be the same as those of the semiconductor substrate 100.
  • the semiconductor substrate 130 does not have the substrate layer 24, the thickness can be further reduced as compared with the semiconductor substrate 100.
  • the semiconductor substrate 130 may be in the form of a substrate, or may be in the form of a film (semiconductor film) with a thickness of 0.1 mm or less or 0.01 mm or less, for example.
  • Such a film-like semiconductor substrate 130 may be produced, for example, by subjecting the semiconductor substrate 100 to processing such as polishing or cutting, or in a semiconductor substrate manufacturing method described later, a semiconductor having a small thickness. You may produce using a base material. Alternatively, the semiconductor substrate may be formed on a substrate different from the semiconductor substrate.
  • the composition change layer 30 of the semiconductor substrate 130 may have a change rate of y in the thickness direction of 1 ⁇ 10 ⁇ 4 / ⁇ m or more as a whole.
  • the rate of change of y is the difference in y obtained by converting the composition of the main surface 130a on one side and the main surface 130b on the other side of the semiconductor substrate 130 into the composition ratio of the clathrate compound. It can be determined by dividing by the thickness.
  • the difference in y obtained by measuring the composition of the clathrate compound on the main surface 130a on the one side and the main surface 130b on the other side is preferably 1 or more, more preferably, from the viewpoint of obtaining a sufficiently large electromotive force. 1.1 or more, more preferably 1.2 or more.
  • the semiconductor substrate 100 (130) described above may have an arbitrary surface layer as a modification thereof.
  • a surface layer may be provided so as to cover at least a part of the p-type semiconductor unit 10 on the main surface 100a (130a) side.
  • the main surface 100b (130b) may be provided so as to cover at least a part of the n-type semiconductor unit 20.
  • Examples of such a surface layer include a metal layer or an alloy layer.
  • the metal layer or the alloy layer may contain a B element of the general formula (I), or may contain a metal used for an electrode or the like.
  • a plurality of semiconductor substrates 100 may be arranged on a tape-like long base material along the longitudinal direction of the long base material to form a wire.
  • a laminate may be formed by laminating a plurality of layers.
  • a plurality of laminates may be arranged on the long base material along the longitudinal direction of the long base material to form a wire.
  • FIG. 7 is a cross-sectional view schematically showing a laminate according to an embodiment.
  • the laminated body 200 includes a pair of electrodes 50 and a laminated portion 150 between which a plurality of laminated semiconductor substrates 130 are adjacent to each other in the thickness direction.
  • the semiconductor substrates 130 arranged adjacent to each other in the stacked unit 150 are stacked so that the p-type semiconductor unit 10 and the n-type semiconductor unit 20 are in contact with each other. For this reason, the increase / decrease direction of y of each semiconductor substrate 130 constituting the stacked unit 150 is the same.
  • the electromotive force of the entire stacked body 200 is substantially equal to the sum of the electromotive forces of the respective semiconductor substrates 130. Become. For this reason, a sufficiently large electromotive force can be obtained. Since the thickness of the semiconductor substrate 130 is sufficiently thin, the thickness of the stacked body 200 in which a plurality of the semiconductor substrates 130 are stacked can also be reduced. There is no restriction
  • FIG. 7 shows the stacked body 200 including the stacked portion 150 in which a plurality of semiconductor substrates 130 are stacked
  • the present invention is not limited to this.
  • the semiconductor substrate 100 may be used as a stacked body, or both the semiconductor substrate 130 and the semiconductor substrate 100 may be used as a stacked body.
  • the number of the semiconductor substrates 130 or the semiconductor substrates 100 constituting the stacked unit 150 is not particularly limited. A part of the electrode 50 and the stacked portion 150 may be removed by etching to form a pattern.
  • the laminated body 200 or the semiconductor substrate 100 (130) can generate electric power efficiently by heating to, for example, 50 to 700 ° C., preferably 200 to 500 ° C.
  • the absolute value of the potential difference between both ends of the semiconductor substrate 100 (130) at 400 ° C. can be 0.3 mV or more, or 0.5 mV or more. For this reason, a sufficiently large electromotive force can be obtained by using a laminate.
  • the manufacturing method of this embodiment includes a step of producing an n-type semiconductor substrate containing a clathrate compound of the general formula (I), and an element of B in the general formula (I) so as to cover at least a part of the surface of the substrate.
  • a metal or a semimetal corresponding to the A element, the B element, and the C element which are constituent elements of the general formula (I) is prepared. Then, a predetermined amount of the prepared metal and metalloid is weighed according to the composition of the final object. Weighing is performed in a sealed container replaced with an inert gas as necessary. The weighed metal and antimetal are put into a copper mold and melted by an arc melting method or the like. The temperature of the molten metal during arc melting is, for example, about 3000 ° C.
  • an ingot of the clathrate compound of the general formula (I) is obtained.
  • the obtained ingot may be crushed to form particles of a clathrate compound.
  • the particles are melted in a crucible and then cooled to obtain an n-type semiconductor substrate having a predetermined shape.
  • the obtained n-type semiconductor substrate may be processed so as to have a desired shape (for example, a flat plate shape).
  • a coating layer is formed on the surface of the obtained n-type semiconductor substrate.
  • the coating layer is a layer in which the molar concentration of the B element in the general formula (I) is higher than that of the n-type semiconductor substrate.
  • the coating layer can be formed by a known method such as sputtering, vapor deposition, molecular beam epitaxy, laser ablation, chemical vapor deposition, or liquid phase.
  • the coating layer may be an alloy film or a compound film containing at least one of the B elements as a constituent element, or may be a metal film made of the B element.
  • FIG. 8 is a cross-sectional view schematically showing an example of a substrate having a coating layer.
  • the substrate 110 of FIG. 8 has, for example, a flat plate shape, and is formed on one main surface of the n-type semiconductor substrate 25 containing the clathrate compound having the composition of the general formula (I) and the n-type semiconductor substrate 25. , And a coating layer 40 having a B element molar concentration higher than that of the n-type semiconductor substrate 25.
  • the thickness of the covering layer 40 may be, for example, 0.1 to 5 ⁇ m, or 0.5 to 3 ⁇ m.
  • the thickness of the n-type semiconductor substrate 25 may be 0.001 to 5 mm, for example. By changing the thickness of the n-type semiconductor substrate 25, the thickness of the semiconductor substrate 100 (130) can be adjusted.
  • the base 110 is heated to diffuse the B element contained in the coating layer 40 into the n-type semiconductor substrate 25, thereby forming a pn junction within the n-type semiconductor substrate 25.
  • the heating temperature is, for example, 300 to 1000 ° C., and preferably 700 to 1000 ° C., more preferably 800 to 1000 ° C. from the viewpoint of efficiently diffusing the B element.
  • the heating time at the heating temperature may be 1 minute to 300 minutes, or may be 1 to 180 minutes. Heating is preferably performed in an inert gas atmosphere such as argon gas or nitrogen gas.
  • the semiconductor substrate 100 (130) having the composition change layer 30 including the pn junction portion 15 while the composition changes along the thickness direction can be obtained. At least a part of the coating layer may remain on the surface of the semiconductor substrate. The remaining coating layer may be removed by a processing method such as polishing or cutting. In this way, the semiconductor substrate 100 (130) can be obtained.
  • the manufacturing method of the semiconductor substrate 100 (130) is not limited to the above-described method.
  • the semiconductor substrate 100 (130) may be formed on a substrate different from the n-type semiconductor substrate 25.
  • the semiconductor substrate, the substrate, and the laminated body of the above-described embodiment have been described as having a flat plate shape (square column shape), but are not limited to such a shape.
  • the semiconductor substrate and the substrate may have a polygonal column shape other than a quadrangular column, a cylindrical shape, or an elliptical column shape.
  • a curved shape may be sufficient and what was processed into the special shape different from these shapes may be sufficient.
  • the composition of the clathrate compound along the thickness direction is not necessarily inclined uniformly, and the composition of a part of the composition change layer is within a range in which a desired electromotive force can be obtained. May be inclined in the opposite direction.
  • Example 1 Preparation of semiconductor substrate and composition evaluation
  • Example 1 Preparation of base material>
  • a gold vapor deposition film (thickness: as a coating layer) is formed on one main surface of the n-type semiconductor substrate. About 1 ⁇ m). In this manner, an n-type semiconductor substrate and a substrate having a gold vapor deposition film on one main surface of the n-type semiconductor substrate were obtained.
  • ⁇ Preparation of a semiconductor substrate having a pn junction> The base produced as described above was placed in a tubular electric furnace and heated in an argon gas atmosphere. The heating condition was that the temperature was raised to 900 ° C. at a rate of about 30 ° C./min, and then held at 900 ° C. for 5 minutes. Then, it naturally cooled to room temperature at a rate of about 3 ° C./min. In this way, a semiconductor substrate was produced. Before heating, the main surface of the substrate had a metallic luster due to a gold vapor deposition film, but no metallic luster was observed in the semiconductor substrate after heating. This indicates that gold has diffused inside the semiconductor substrate.
  • ⁇ Semiconductor substrate evaluation 1> The produced semiconductor substrate was cut along the thickness direction. The cut surface was observed using a scanning electron microscope (SEM) and an electron beam microanalyzer (EPMA). Moreover, the composition analysis of the cut surface was performed using energy dispersive X-ray spectroscopy (EDX) and wavelength dispersive X-ray spectroscopy (WDX).
  • SEM scanning electron microscope
  • EPMA electron beam microanalyzer
  • EDX energy dispersive X-ray spectroscopy
  • WDX wavelength dispersive X-ray spectroscopy
  • FIG. 9 is a photograph showing an EPMA image of a cut surface along the thickness direction in the vicinity of the main surface of the semiconductor substrate (the main surface having the gold deposited film).
  • a composition change layer 30 having a contrast different from that of the inner side is formed on the main surface side (the main surface on which the gold vapor deposition film is formed) of the semiconductor substrate due to the diffusion of gold. It was.
  • the maximum thickness of the composition change layer 30 was 11.8 ⁇ m, and the average was about 9.3 ⁇ m.
  • the composition change layer 30 had a surface layer 42 containing gold alone and a clathrate compound on the main surface side.
  • FIG. 10 is a photograph showing a SEM-EDX composition analysis image and analysis results obtained by further enlarging the cut surface shown in FIG.
  • the line running vertically near the center is the result of the line analysis of the gold (Au) concentration.
  • Au gold
  • the composition change layer 30 in which the composition of the clathrate compound changes along the thickness direction is formed in the vicinity of the main surface of the semiconductor substrate.
  • the base material layer 24 whose composition does not change along the thickness direction is present below the composition change layer 30 (inside the semiconductor substrate).
  • FIG. 11 is a photograph of an EPMA image of the same cut surface as in FIGS. 9 and 10.
  • point analysis was performed using an EPMA-WDX apparatus (manufactured by Shimadzu Corporation, apparatus name: EPMA-1720) at positions P1 to P4 with cross marks.
  • the point analysis was performed at a total of 8 points at points P1, P2, P3, and P4.
  • the same signs of P1 to P4 were assigned to points at the same depth from the main surface of the semiconductor substrate, and the arithmetic average value of elemental analysis was obtained for each of P1 to P4.
  • the calculated arithmetic average values are shown in Table 2 in terms of the composition ratio of the clathrate compound of the general formula (II).
  • “Distance” of P2 to P4 in Table 2 is a distance from P1 measured along the thickness direction of the semiconductor substrate. Since P1 to P4 each have two points, the arithmetic average value of each distance is shown in Table 2.
  • a pn junction is formed between P2 and P3 so as to cross FIG.
  • Table 2 shows “y change rate” between P2 and P3 adjacent in the thickness direction.
  • the value divided by. “L” in Table 2 indicates the distance in the thickness direction necessary to change y by 1 when y changes with “change rate of y”. This “L” can also be obtained as the reciprocal of “change rate of y”.
  • the rate of change of y in the composition change layer in the portion including the pn junction was 0.24 / ⁇ m.
  • FIG. 12 is a photograph of an EPMA image of the same cut surface as FIG. In FIG. 12, point analysis by EPMA-WDX was performed in the same manner as in “Evaluation 1 of semiconductor substrate” at positions P1 to P15 marked with crosses. The results of point analysis are shown in Tables 3 to 5 in terms of the composition ratio of the clathrate compound of the general formula (II).
  • the “distance” of P2 in Table 3 is a distance from P1 along the thickness direction of the semiconductor substrate, starting from P1.
  • the “distance” of P4 to P7 in Table 4 is a distance from P3 along the thickness direction of the semiconductor substrate, starting from P3.
  • the “distance” of P9 to P11 in Table 5 is the distance from P8 along the thickness direction of the semiconductor substrate, starting from P8.
  • the “distance” of P13 to P15 in Table 6 is the distance from P12 along the thickness direction of the semiconductor substrate, starting from P12.
  • Each item in Tables 3 to 6 is synonymous with each item in Table 2.
  • the region between P1 and P2 belongs to the composition change layer because the composition is changed. And it turned out that there exists a pn junction part between P1 and P2.
  • the “y change rate” between P1 and P2 was 0.22 / ⁇ m.
  • the region of P3 to P7 belongs to the composition change layer because the composition is changed. And it turned out that there is a pn junction between P4 and P5.
  • the “y change rate” between P4 and P5 was 0.33 / ⁇ m.
  • the region of P8 to P10 belongs to the composition change layer because the composition has changed. And it turned out that there exists a pn junction part between P9 and P10.
  • the “y change rate” between P9 and P10 was 0.23 / ⁇ m.
  • the region of P12 to P15 belongs to the composition change layer because the composition has changed. And it turned out that a pn junction part exists between P12 and P13. Since P13 is close to the theoretical value of 5.33, it is assumed that there is a pn junction near P13. The “y change rate” between P12 and P13 was 0.34 / ⁇ m.
  • the rate of change of y of the composition change layer in the portion including the pn junction was 0.22 to 0.34 / ⁇ m.
  • the rate of change of y varies depending on the evaluation because the rate of change of y varies depending on the position to be measured.
  • Example 2 ⁇ Fabrication of substrate>
  • an n-type semiconductor substrate made of a clathrate compound (Ba 8 Au 4 Si 42 ), and a gold vapor-deposited film (thickness: as a coating layer) on one main surface of the n-type semiconductor substrate A substrate having about 1 ⁇ m) was obtained.
  • ⁇ Preparation of a semiconductor substrate having a pn junction> The base produced as described above was placed in a tubular electric furnace and heated in an argon gas atmosphere. The heating condition was that the temperature was raised to 800 ° C. at a rate of about 30 ° C./min, and then held at 800 ° C. for 5 minutes. Then, it naturally cooled to room temperature at a rate of about 3 ° C./min. In this way, a semiconductor substrate having a pn junction was produced. Before heating, the main surface of the substrate had a metallic luster due to a gold vapor deposition film, but after the heating, the metallic luster disappeared. This indicates that gold has diffused into the semiconductor substrate.
  • FIG. 13 is a photograph showing an EPMA image of a cut surface along the thickness direction in the vicinity of the main surface of the semiconductor substrate.
  • a composition change layer 30 having a contrast different from that of the inner side is formed on the main surface side of the semiconductor substrate due to diffusion of gold.
  • the thickness of the composition change layer 30 was about 12 ⁇ m on average.
  • the composition change layer 30 had the surface layer 42 on the surface side.
  • the surface layer 42 contained simple gold and a clathrate compound.
  • FIG. 14 is a photograph showing an image and analysis result of SEM-EDX composition analysis performed by further enlarging the cut surface shown in FIG.
  • the line running vertically near the center is the result of the gold (Au) concentration line analysis, and the more the line moves to the right in FIG. 14, the higher the gold concentration.
  • Au gold
  • the composition change layer 30 in which gold diffuses on the substrate side and the composition changes along the thickness direction was formed.
  • the base material layer 24 in which the composition of the clathrate compound does not change along the thickness direction is provided below the composition change layer 30.
  • FIG. 15 is a photograph of an EPMA image of the same cut surface as in FIGS. 13 and 14.
  • point analysis by EPMA-WDX was performed in the same manner as in Example 1 at positions P2 to P4 with cross marks.
  • the point analysis was performed at a total of 8 points at each point of P1, P2, P3, and P4.
  • the same signs were assigned among P1 to P4, and the arithmetic mean of elemental analysis was obtained for each of P1 to P4.
  • the calculated arithmetic average values for P1 to P4 are shown in Table 7 in terms of the composition ratio of the clathrate compound of the general formula (II). Each item in Table 7 is synonymous with each item in Table 2.
  • P1 in Table 7 is located in the surface layer and has a higher gold concentration than P2 to P4. This is because the surface layer contains simple gold and a clathrate compound. Also for this P1, since the analysis result is directly converted into the composition ratio of the clathrate compound of the general formula (II), y exceeds 6 and x is less than 7.
  • the composition of the regions P1 to P4 changed along the thickness direction of the semiconductor substrate. It was also confirmed that there was a pn junction between P2 and P3. The “y change rate” between P2 and P3 was 0.15 / ⁇ m.
  • FIG. 16 is a photograph of an EPMA image of the same cut surface as FIG.
  • point analysis by EPMA-WDX was performed in the same manner as in “Evaluation 1 of the semiconductor substrate” at the positions P1 to P4 with cross marks.
  • the point analysis was performed at a total of four points at points P1 to P4.
  • the measured values are shown in Table 8 in terms of the composition ratio of the clathrate compound of the general formula (II). Each item in Table 8 is synonymous with each item in Table 2.
  • FIG. 17 is a graph showing the relationship between the distance from the main surface where the surface layer exists on the cut surface of the semiconductor substrate and y obtained by conversion into the composition ratio of the general formula (II).
  • P1 and P2 are located in a surface layer containing a clathrate compound and simple gold. For this reason, y of P1 and P2 exceeds 6, and x of P1 is less than 7.
  • P3 and P4 had a composition equivalent to that of the clathrate compound used as a raw material for the substrate.
  • FIG. 18A is a photograph of the substrate used in Example 1.
  • the substrate had a metallic luster because it had a gold deposited film on the surface.
  • FIG. 18B is a photograph of a substrate obtained by heating a substrate manufactured by the same procedure as in Example 1 to 300 ° C. As heating conditions, the temperature was raised to 300 ° C. at a rate of about 5 ° C./min in an argon gas atmosphere, held at 300 ° C. for 1 minute, and then naturally cooled to room temperature at a rate of about 3 ° C./min. A metallic luster remained on the surface of the substrate.
  • FIG. 18 (C) is a photograph of the semiconductor substrate obtained under the same heating conditions as in FIG. 18 (B) except that the heating temperature was changed from 300 ° C. to 400 ° C. There was no metallic luster on the surface of the semiconductor substrate. From this, it was confirmed that if the substrate was heated to 400 ° C., gold diffused inside the substrate (n-type semiconductor substrate).
  • FIG. 19 (A) is a photograph of the semiconductor substrate obtained under the same heating conditions as in FIG. 18 (B) except that the heating temperature was changed from 300 ° C. to 500 ° C. There was no metallic luster on the surface of the semiconductor substrate.
  • FIG. 19 (B) is a photograph of the semiconductor substrate obtained under the same heating conditions as in Example 1 except that the heating temperature was changed from 900 ° C. to 600 ° C. There was no metallic luster on the surface of the semiconductor substrate.
  • FIG. 19C is a photograph of the semiconductor substrate obtained under the same heating conditions as in Example 1 except that the heating temperature was changed from 900 ° C. to 700 ° C. There was no metallic luster on the surface of the semiconductor substrate.
  • FIG. 20 (A) is a photograph of the semiconductor substrate produced in Example 2.
  • FIG. 20B is a photograph of the semiconductor substrate manufactured in Example 1.
  • FIG. 20C is a photograph of the semiconductor substrate obtained under the same heating conditions as in Example 1 except that the heating temperature was changed from 900 ° C. to 950 ° C.
  • the semiconductor substrates of FIGS. 20A, 20B, and 20C did not have a metallic luster on the surface. From these results, it was confirmed that when the substrate was heated to 400 to 950 ° C., gold diffused inside the substrate (n-type semiconductor substrate).
  • the electromotive force of the semiconductor substrates of Examples 1 and 2 was evaluated by the following procedure.
  • a measuring apparatus shown in FIG. 21 was prepared. Conductive wires were connected to both end portions in the thickness direction of the semiconductor substrates of Examples 1 and 2 (that is, the p-type semiconductor portion and the n-type semiconductor portion). Of both ends of the semiconductor substrate, the end (p-type semiconductor portion) on which the gold vapor deposition film was deposited was connected to the + side, and the opposite end (n-type semiconductor portion) was connected to the ⁇ side.
  • the semiconductor substrate was heated with a pair of heaters 60 arranged so as to sandwich the semiconductor substrate in the thickness direction, and the potential difference between both ends in the thickness direction of the semiconductor substrate was measured. During the heating, the potential difference was measured while adjusting the outputs of the pair of heaters 60 so as not to cause a temperature difference between both ends of the semiconductor substrate 100.
  • the electromotive force and the temperatures at both ends were recorded by the recording unit 70.
  • FIG. 22 is a graph showing the electromotive force measurement results of the semiconductor substrates fabricated in Examples 1 and 2. As shown in FIG. 22, in both Examples 1 and 2, it was confirmed that a potential difference was generated by heating to a predetermined temperature or higher even though there was no temperature difference between both ends of the semiconductor substrate. In terms of absolute values, the electromotive force in Example 1 was greater than that in Example 2.
  • the reason why the potential difference increases as the temperature rises is considered to be that electrons and holes excited in the pn junction having a small band gap increase due to an increase in thermal energy. That is, in the semiconductor substrate, electrons are excited from the valence band to the conduction band only in the intrinsic semiconductor portion of the pn junction within a predetermined temperature range, and the electrons transferred to the conduction band are moved to the n-type semiconductor portion side having a low energy. Moving. On the other hand, holes generated in the valence band at the pn junction move to the p-type semiconductor portion. Due to this bias of the carriers, the semiconductor substrates of Examples 1 and 2 become power generation materials having the p-type semiconductor portion as the positive electrode and the n-type semiconductor portion as the negative electrode.
  • Example 1 The electromotive force of the substrate used in Example 1 was evaluated. Specifically, an n-type semiconductor substrate before forming a gold vapor deposition film is set in the measuring apparatus shown in FIG. 21, and the electromotive force is measured in the same manner as the semiconductor substrates of Examples 1 and 2. did. The result is shown in FIG. As shown in FIG. 24, almost no electromotive force was obtained. Although a slight electromotive force is generated, this is because a temperature difference of about 0.5 ° C. is generated between both end portions of the substrate.
  • FIG. 25 A single crystal of a clathrate compound having a bell shape as shown in FIG. 25 was produced by such a Czochralski method.
  • the upper part of FIG. 25 is the pulling direction of the Czochralski method.
  • the single crystal was cut into approximately the same size from the top to the bottom, and elemental analysis was performed using an electron beam microanalyzer (EPMA-1200 (WDX)). At this time, the filament voltage was set to 15 kV and the filament current was set to 10 nA. The measured value of elemental analysis was converted into the composition ratio of the clathrate compound of general formula (II). The converted composition ratio was as shown in FIG.
  • the length of the obtained single crystal along the longitudinal direction was about 24 mm.
  • the value of y gradually increased from the top to the bottom of FIG. Over the entire single crystal, the rate of change of y in the length direction did not change significantly.
  • a semiconductor substrate that can efficiently generate power even if it is thinned.
  • a manufacturing method capable of easily manufacturing a semiconductor substrate useful as a power generation material can be provided.
  • a substrate useful for producing the above-described semiconductor substrate, and a laminate obtained by laminating the above-described semiconductor substrate can be provided.
  • SYMBOLS 10 ... p-type semiconductor part, 15 ... pn junction part, 20 ... n-type semiconductor part, 22 ... Diffusion layer, 24 ... Base material layer, 30 ... Composition change layer, 40 ... Cover layer, 42 ... Surface layer, 50 ... Electrode , 60 ... heater, 70 ... recording part, 100, 130 ... semiconductor substrate, 100a, 100b, 130a, 130b ... main surface, 110 ... substrate, 150 ... laminate part, 200 ... laminate.

Abstract

半導体基体は、下記一般式（Ｉ）のクラスレート化合物を含む。半導体基体は、ｐｎ接合部を含み、且つ、クラスレート化合物の組成が厚さ方向に沿って変化する組成変化層を有する。組成変化層の少なくとも一部は、厚さ方向におけるｙの変化率が１×１０－４／μｍ以上である。　ＡｘＢｙＣ４６－ｙ　（Ｉ）　一般式（Ｉ）中、Ａは、Ｂａ，Ｎａ，Ｓｒ及びＫからなる群から選ばれる少なくとも一種の元素を示し、Ｂは、Ａｕ，Ａｇ，Ｃｕ，Ｎｉ及びＡｌからなる群から選ばれる少なくとも一種の元素を示し、Ｃは、Ｓｉ，Ｇｅ及びＳｎからなる群から選ばれる少なくとも一種の元素を示す。ｘは７～９であり、ｙは３．５～６又は１１～１７である。

Description

半導体基体及びその製造方法、基体並びに積層体
　本開示は、半導体基体及びその製造方法、基体並びに積層体に関する。
　自動車及び航空機などの内燃機関では、化石燃料の燃焼によって得られるエネルギーを利用している。現状、内燃機関のエネルギー効率は、約３０％に過ぎず、大半は熱エネルギーとして放出されている。この熱エネルギーを有効利用するために、ゼーベック効果を利用した様々な熱電材料が研究されている。
　熱電材料としては、種々の半導体材料が検討されている。例えば、特許文献１では、Ｓｉクラスレート化合物（包接化合物）の焼結体である熱電素子が提案されている。そして、このような熱電素子の性能を評価するための指標の一つとして、無次元の性能指数ＺＴ値が提示されている。このＺＴ値を向上するために、種々の手法が検討されている。
　クラスレート化合物は、Ｓｉ等の１４族元素で構成された８つのカゴ状ネットワークと、そのカゴの中に一つずつ内包された１族又は２族の原子（ゲスト原子）で構成されている。このゲスト原子が低周波数の振動をすることでフォノンが散乱されるため、クラスレート化合物は、十分に低い熱伝導度を有する。このように低い熱伝導度を有することが、ＺＴ値の向上に寄与している。
　このように熱電材料のＺＴ値を向上させるための手法が種々検討されているものの、熱電変換効率は、未だ改善の余地がある。また、熱電材料は、温度差に基づく起電力の相違を利用して発電を行うものであるが、熱電材料を用いて発電モジュールを組み立てた場合、熱伝導などによって温度差が小さくなり、発電量が低下することが懸念される。
　そこで、特許文献２では、ｎ型半導体部とｐ型半導体部とこれらの間に真性半導体部を有し、真性半導体部が、ｎ型半導体部及びｐ型半導体部よりも小さいバンドギャップを有する半導体単結晶が提案されている。特許文献２の半導体単結晶によれば、ｎ型半導体部とｐ型半導体部との間に温度差がなくても所定の温度範囲で発電を行うことができる。
特開２００６－５７１２４号公報 国際公開第２０１５／１２５８２３号
　特許文献２のような半導体単結晶は、発電材料として有用であると考えられる。このような性能を損なうことなく薄型形状のものを簡便に作製する技術が確立されれば、さらに有用性が向上し、産業分野に広く技術展開されることが期待される。そこで、本開示は、一つの側面において、薄型化しても、効率良く発電することができる半導体基体を提供することを目的とする。また、別の側面において、発電材料として有用な半導体基体を簡便に製造することが可能な製造方法を提供することを目的とする。さらに、別の側面において、上述の半導体基体を製造するのに有用な基体、及び、上述の半導体基体を積層することによって得られる積層体を提供することを目的とする。
　本発明の少なくとも一つの実施形態に係る半導体基体は、下記一般式（Ｉ）のクラスレート化合物を含む半導体基体であって、厚さ方向に沿って組成が変化するとともにｐｎ接合部を含む組成変化層を有し、組成をクラスレート化合物の組成比に換算したときに、組成変化層のｐｎ接合部を含む部分の厚さ方向におけるｙの変化率が１×１０－４／μｍ以上である。
　　ＡｘＢｙＣ４６－ｙ　　　（Ｉ）
　上記一般式（Ｉ）中、Ａは、Ｂａ，Ｎａ，Ｓｒ及びＫからなる群から選ばれる少なくとも一種の元素を示し、Ｂは、Ａｕ，Ａｇ，Ｃｕ，Ｎｉ及びＡｌからなる群から選ばれる少なくとも一種の元素を示し、Ｃは、Ｓｉ，Ｇｅ及びＳｎからなる群から選ばれる少なくとも一種の元素を示す。ｘは７～９であり、ｙは３．５～６又は１１～１７である。
　上記一般式（Ｉ）のクラスレート化合物を含有する半導体基体は、厚さ方向に沿ってその組成を変化させることによって、バンドギャップを制御することができる。このため、厚さ方向に沿って温度差がなくても起電力を生じさせることができる。上記半導体基体は、厚さ方向におけるｙの変化率が大きいことから、薄型化しても効率良く発電することができる。ただし、上記半導体基体の用途は発電材料に限定されるものではなく、その特性に応じて種々の用途に用いることができる。
　上記半導体基体は、ｐｎ接合部を挟むようにして、ｎ型半導体部と、当該ｎ型半導体部よりもｙ／ｘが大きいｐ型半導体部とを有し、厚さが５ｍｍ以下であってもよい。これによって、薄型化を図りつつｙの変化率を一層大きくして、さらに大きい起電力を得ることができる。
　上記半導体基体において、ｐ型半導体部におけるｙとｎ型半導体部におけるｙの差の最大値が１以上であってもよい。ｙの差の最大値を大きくすることによって、薄型化と起電力増大を一層高い水準で両立することができる。
　クラスレート化合物は下記一般式（ＩＩ）で表わされるものであってもよい。
　　　ＢａｘＡｕｙＳｉ４６－ｙ　　　（ＩＩ）
　上記一般式（ＩＩ）中、ｘは７～９であり、ｙは３．５～６である。
　本発明の少なくとも一つの実施形態に係る半導体基体の製造方法は、下記一般式（Ｉ）の組成を有するクラスレート化合物を含むｎ型半導体基材と、当該ｎ型半導体基材の表面に、一般式（Ｉ）におけるＢ元素のモル濃度がｎ型半導体基材よりも高い被覆層と、を有する基体を加熱し、Ｂ元素をｎ型半導体基材の内部に拡散させてｐｎ接合部を形成する工程を有する。
　　ＡｘＢｙＣ４６－ｙ　　　（Ｉ）
　上記一般式（Ｉ）中、Ａは、Ｂａ，Ｎａ，Ｓｒ及びＫからなる群から選ばれる少なくとも一種の元素を示し、Ｂは、Ａｕ，Ａｇ，Ｃｕ，Ｎｉ及びＡｌからなる群から選ばれる少なくとも一種の元素を示し、Ｃは、Ｓｉ，Ｇｅ及びＳｎからなる群から選ばれる少なくとも一種の元素を示す。ｘは７～９であり、ｙは３．５～６又は１１～１７である。
　上記製造方法によれば、発電材料として有用な半導体基体を、簡便に製造することができる。基体の形状及びサイズに応じて、種々の形状の半導体基体を製造することが可能であることから、薄型の半導体基体も簡便に製造することができる。
　上述の製造方法では、上記工程において、ｎ型半導体基材と、その表面に被覆層を有する基体を、３００～１０００℃に加熱することが好ましい。このような温度範囲で加熱することによって、Ｂ元素の拡散が促進され、大きい起電力を生じることが可能な半導体基体を製造することができる。
　上記半導体基体は、厚さ方向に沿って組成が変化するとともにｐｎ接合部を含む組成変化層を有し、組成を上記クラスレート化合物の組成比に換算したときに、組成変化層のｐｎ接合部を含む部分の厚さ方向におけるｙの変化率が１×１０－４／μｍ以上であってもよい。この半導体基体は、厚さ方向におけるｙの変化率が大きい部分を有することから、薄型化しても効率良く発電することができる。
　上記クラスレート化合物は下記一般式（ＩＩ）で表わされるものであってもよい。
　　　ＢａｘＡｕｙＳｉ４６－ｙ　　　（ＩＩ）
　上記一般式（Ｉ）中、ｘは７～９であり、ｙは３．５～６である。
　本発明の少なくとも一つの実施形態に係る積層体は、半導体基体の複数が、厚さ方向に隣り合うとともに、ｙの増減方向が同じになるように積層される積層部を備える。この積層体は、十分に大きい起電力を生じることができるため、発電材料として極めて有用である。ただし、積層体の用途はこれに限定されるものではなく、その特性に応じて別の用途に用いることも可能である。
　本発明の少なくとも一つの実施形態に係る基体は、上記一般式（Ｉ）の組成を有するクラスレート化合物を含むｎ型半導体基材と、当該ｎ型半導体基材の表面に、上記一般式（Ｉ）におけるＢ元素のモル濃度がｎ型半導体基材よりも高い被覆層と、を有する基体を提供する。この基体は、効率良く発電することが可能な上述の半導体基体を製造するうえで有用である。ただし、基体の用途はこれに限定されるものではない。上記クラスレート化合物は上記一般式（ＩＩ）で表わされるものであってもよい。
　本開示は、一つの側面において、薄型化しても、効率良く発電することができる半導体基体を提供することができる。また、別の側面において、発電材料として有用な半導体基体を簡便に製造することが可能な製造方法を提供することができる。さらに、別の側面において、上述の半導体基体を製造するのに有用な基体、及び、上述の半導体基体を積層することによって得られる積層体を提供することができる。
図１は、一実施形態の半導体基体を模式的に示す断面図である。 図２（Ａ）は、一実施形態に係る半導体基体を、所定の温度に加熱したときの熱励起の状態を示す概念図である。図２（Ｂ）は、一実施形態に係る半導体基体を、所定の温度に加熱したときの電子及び正孔の移動を示す概念図である。 図３（Ａ）は、Ｂａ８ＡｕｙＳｉ４６－ｙのクラスレート化合物において、ｙ＝４の場合のバンドエネルギーを示す図である。図３（Ｂ）は、Ｂａ８ＡｕｙＳｉ４６－ｙのクラスレート化合物において、ｙ＝５の場合のバンドエネルギーを示す図である。図３（Ｃ）は、Ｂａ８ＡｕｙＳｉ４６－ｙのクラスレート化合物において、ｙ＝６の場合のバンドエネルギーを示す図である。 図４（Ａ）は、Ｂａ８ＡｌｙＳｉ４６－ｙのクラスレート化合物において、ｙ＝１４の場合のバンドエネルギーを示す図である。図４（Ｂ）は、Ｂａ８ＡｌｙＳｉ４６－ｙのクラスレート化合物において、ｙ＝１５の場合のバンドエネルギーを示す図である。図４（Ｃ）は、Ｂａ８ＡｌｙＳｉ４６－ｙのクラスレート化合物において、ｙ＝１６の場合のバンドエネルギーを示す図である。 図５（Ａ）は、Ｂａ８ＣｕｙＳｉ４６－ｙのクラスレート化合物において、ｙ＝４の場合のバンドエネルギーを示す図である。図５（Ｂ）は、Ｂａ８ＣｕｙＳｉ４６－ｙのクラスレート化合物において、ｙ５の場合のバンドエネルギーを示す図である。図５（Ｃ）は、Ｂａ８ＣｕｙＳｉ４６－ｙのクラスレート化合物において、ｙ＝６の場合のバンドエネルギーを示す図である。 図６は、別の実施形態の半導体基体を模式的に示す断面図である。 図７は、一実施形態の積層体を模式的に示す断面図である。 図８は、一実施形態の基体を模式的に示す断面図である。 図９は、実施例１の半導体基体の主面近傍における、厚さ方向に沿った切断面のＥＰＭＡ画像を示す写真である。 図１０は、図９に示す切断面をさらに拡大して行ったＳＥＭ－ＥＤＸ組成分析の画像と分析結果を示す写真である。 図１１は、図９，図１０と同じ切断面のＥＰＭＡ画像の写真である。 図１２は、図１１と同じ切断面のＥＰＭＡ画像の写真である。 図１３は、実施例２の半導体基体の主面近傍における、厚さ方向に沿った切断面のＥＰＭＡ画像を示す写真である。 図１４は、図１３に示す切断面をさらに拡大して行ったＳＥＭ－ＥＤＸ組成分析の画像と分析結果を示す写真である。 図１５は、図１３，図１４と同じ切断面のＥＰＭＡ画像の写真である。 図１６は、図１５と同じ切断面のＥＰＭＡ画像の写真である。 図１７は、図１６に示す半導体基体の切断面における、表面層が存在する主面からの距離と、一般式（ＩＩ）の組成比に換算して求めたｙとの関係を示すグラフである。 図１８は、基体及び半導体基体の写真である。図１８（Ａ）は加熱前の基体の写真であり、図１８（Ｂ）は基体を３００℃に加熱して得られた後の写真である。図１８（Ｃ）は、基体を４００℃に加熱して得られた半導体基体の写真である。 図１９は、半導体基体の写真である。図１９（Ａ）は基体を５００℃に加熱して得られた半導体基体の写真であり、図１９（Ｂ）は基体を６００℃に加熱して得られた半導体基体の写真である。図１９（Ｃ）は、基体を７００℃に加熱して得られた半導体基体の写真である。 図２０は、半導体基体の写真である。図２０（Ａ）は基体を８００℃に加熱して得られた半導体基体（実施例２）の写真であり、図２０（Ｂ）は基体を９００℃に加熱して得られた半導体基体（実施例１）の写真である。図２０（Ｃ）は、基体を９５０℃に加熱して得られた半導体基体の写真である。 図２１は、起電力を測定する装置の概要を示す図である。 図２２は、実施例１，２で得られた半導体基体の起電力の測定結果を示すグラフである。 図２３は、実施例１，２で得られた半導体基体の起電力の測定結果を示すグラフである。 図２４は、比較例１の基体の起電力の測定結果を示すグラフである。 図２５は、比較例２で得られた半導体単結晶の光学顕微鏡写真とその組成を併せて示す図である。
　本発明の幾つかの実施形態を、場合により図面を参照しながら以下に詳細に説明する。ただし、本発明は、以下の実施形態に何ら限定されるものではない。なお、図面において同一又は同等の要素には同一の符号を付し、場合により重複する説明を省略する。また、上下左右等の位置関係は、特に断らない限り、図面に示す位置関係に基づくものとする。更に、各要素の寸法比率は図示の比率に限られるものではない。
　図１は、本実施形態の半導体基体の厚さ方向に沿う断面を模式的に示す図である。半導体基体１００は、例えば平板形状を有しており、厚さ方向（図１の上下方向）に沿って、上側から、ｐ型半導体部１０とｎ型半導体部２０とをこの順で有する。すなわち、半導体基体の厚さ方向は、ｐ型半導体部１０とｎ型半導体部２０の対向方向に一致する。半導体基体１００は、ｐ型半導体部１０とｎ型半導体部２０の間に、ｐｎ接合部１５を有する。ｐｎ接合部１５は真正半導体であってもよい。
　半導体基体１００は、基板状（半導体基板）であってもよいし、例えば、厚さを小さくして膜状（半導体膜）としてもよい。半導体基体１００の厚さは、好ましくは５ｍｍ以下であり、より好ましくは３ｍｍ以下であり、さらに好ましくは２ｍｍ以下である。半導体基体１００を薄型にすることによって、半導体基体１００を搭載する各種機器を小型化することができる。したがって、その用途を一層拡大することができる。
　半導体基体１００のｐ型半導体部１０及びｎ型半導体部２０は、一般式（Ｉ）で表されるクラスレート化合物を含む。このクラスレート化合物は、構成元素としてＡ，Ｂ，Ｃを有する。
　　　ＡｘＢｙＣ４６－ｙ　　　（Ｉ）
　一般式（Ｉ）中、Ａは、Ｂａ，Ｎａ，Ｓｒ及びＫからなる群から選ばれる少なくとも一種の元素を示し、Ｂは、Ａｕ，Ａｇ，Ｃｕ，Ｎｉ及びＡｌからなる群から選ばれる少なくとも一種の元素を示し、Ｃは、Ｓｉ，Ｇｅ及びＳｎからなる群から選ばれる少なくとも一種の元素を示す。ｘは７～９、及びｙは３．５～６又は１１～１７である。
　一般式（Ｉ）のクラスレート化合物において、Ａ元素は１価又は２価のドナーとして機能し、Ｂ元素は３価又は１価のアクセプタとして機能する。クラスレート化合物の組成は、組成変化層３０において、半導体基体１００の厚さ方向に沿って変化している。組成変化層３０は、ｐ型半導体部１０、ｐｎ接合部１５、及びｎ型半導体部２０の拡散層２２を含む。組成変化層３０の厚さは、例えば０．１～１００μｍであってもよく、０．５～５０μｍであってもよい。
　組成変化層３０のｐｎ接合部１５を含む部分の厚さ方向におけるｙの変化率は、１×１０－４／μｍ以上である。このように、組成変化層３０が、ｙの変化率が大きい部分を有することによって、半導体基体１００の厚さを薄くしても、十分に大きい起電力を得て効率良く発電することができる。一層大きい起電力を得る観点から、上述のｙの変化率は、好ましくは１×１０－３／μｍ以上であり、より好ましくは１×１０－２／μｍ以上であり、さらに好ましくは０．１／μｍ以上である。ｙの変化率に上限は特にないが、製造の容易性の観点から、上限は例えば１０／μｍである。
　ｙの変化率は、次のようにして求められる。厚さ方向に沿った組成変化層３０の断面において、半導体基体１００の主面１００ａからの距離が互いに異なる２点を選択する。このとき、この２点は、厚さ方向に直交するように延在するｐｎ接合部１５を挟むように選択する。２点において組成を測定し、当該組成を一般式（Ｉ）のクラスレート化合物の組成比に換算する。換算して求められた２点におけるｙの差の絶対値を２点間の距離で割る。このようにして、ｙの変化率を求めることができる。上記２点間の距離は、値のばらつきを抑制する観点から、２～１０μｍであることが好ましい。
　半導体基体１００の厚さを小さくして薄型化する観点から、ｙを１変化させるのに必要な距離Ｌ（厚さ）は、例えば１００μｍ以下であり、好ましくは２０μｍ以下であり、より好ましくは１０μｍ以下であり、さらに好ましくは５μｍ以下である。
　半導体基体１００において、上記一般式（Ｉ）のクラスレート化合物におけるＢ元素のモル比を示すｙの大小関係は、下記式（１）を満たしてもよい。このように、半導体基体１００の厚さ方向に沿ってＢ元素の濃度勾配を設けることによって、良好な発電材料にすることができる。
　　ｐ型半導体部１０＞ｐｎ接合部１５＞ｎ型半導体部２０　　　　（１）
　Ａ元素のモル比を示すｘは、半導体基体１００全体においてほぼ均一であってもよいし、ｘの大小関係が下記式（２）を満たしてもよい。
　　ｐ型半導体部１０＜ｐｎ接合部１５＜ｎ型半導体部２０　　　　（２）
　ｐ型半導体部１０に含まれるクラスレート化合物のｘは例えば７～９であり、ｙは例えば５～５．３又は１６～１７である。ｎ型半導体部２０に含まれるクラスレート化合物のｘは例えば７～９であり、ｙは例えば３．５～５．３又は１１～１６である。ｐｎ接合部１５におけるクラスレート化合物のｘは７～９であり、ｙは約５．３又は約１６である。
　Ａ元素に対するＢ元素のモル比（ｙ／ｘ）の大小関係は、上記式（１）を満たす傾向にある。ｎ型半導体部２０の拡散層２２では、ｐｎ接合部１５に近接するにつれて、ｙ及びｙ／ｘが大きくなる傾向にある。一方、ｎ型半導体部２０の基材層２４では、半導体基体１００の厚さ方向に沿って組成が変化しない。なお、ｎ型半導体部２０が基材層２４を有することは必須ではなく、基材層２４はなくてもよい。
　ｐ型半導体部１０におけるｙとｎ型半導体部２０におけるｙの差の最大値は、好ましくは１以上であり、より好ましくは１．１以上であり、さらに好ましくは、１．２以上である。このようにｙの差の最大値を大きくすることによって、薄型化と起電力増大の両方を一層高い水準で両立することができる。ｙの差の最大値は、例えば、半導体基体１００のｐ型半導体部１０側の主面１００ａの組成をクラスレート化合物の組成比に換算して求められるｙと、ｎ型半導体部２０側の主面１００ｂの組成をクラスレート化合物の組成比に換算して求められるｙとの差として求めてもよい。このようにして求められるｙの差は好ましくは１以上であり、より好ましくは１．１以上であり、さらに好ましくは、１．２以上である。
　ｐ型半導体部１０におけるｙとｎ型半導体部２０におけるｙ／ｘの差の最大値は、好ましくは０．０５以上であり、より好ましくは０．１以上であり、さらに好ましくは、０．１５以上である。このようにｙ／ｘの差の最大値を大きくすることによって、薄型化と起電力増大の両方を一層高い水準で両立することができる。ｙ／ｘの差の最大値は、ｙと同様に、半導体基体１００のｐ型半導体部１０側の主面１００ａの組成をクラスレート組成物の組成比に換算して求められるｙ／ｘと、ｎ型半導体部２０側の主面１００ｂの組成をクラスレート組成物の組成比に換算して求められるｙ／ｘとの差として求めてもよい。このようにして求められるｙ／ｘの差は、好ましくは０．０５以上であり、より好ましくは０．１以上であり、さらに好ましくは、０．１５以上である。
　上述のｙ及びｙ／ｘの差を大きくする観点から、ｐ型半導体部１０、ｐｎ接合部１５及びｎ型半導体部２０の拡散層２２において、ｙ及びｙ／ｘは、ｎ型半導体部２０からｐ型半導体部１０に向かう方向に沿って増加していることが好ましい。このような元素の濃度変化が、以下に説明するような、半導体基体１００のバンドギャップの分布に寄与している。
　図２（Ａ）及び（Ｂ）は、半導体基体１００のバンドギャップ状態の一例を示す概念図である。図２（Ａ）及び（Ｂ）の縦軸は電子のエネルギーであり、横軸は半導体基体１００のｎ型半導体部２０側からｐ型半導体部１０側に向かう、厚さ方向に沿った距離である。半導体基体１００は、十分に小さい厚さで図２（Ａ）及び図２（Ｂ）に示すバンドギャップ状態を実現することができる。
　図２（Ａ）及び（Ｂ）に示すとおり、ｐｎ接合部１５におけるバンドギャップは、ｐ型半導体部１０及びｎ型半導体部２０におけるバンドギャップよりも小さくなっている。なお、ｎ型半導体部２０は、フェルミレベルｆが伝導帯側にある部分であり、ｐ型半導体部１０は、フェルミレベルｆが価電子帯側にある部分である。ｐｎ接合部１５は、真性半導体部を有しており、フェルミレベルｆが、伝導帯と価電子帯との間の禁止帯の中央にある。
　図２（Ａ）は、半導体基体１００を所定の温度に加熱したときの熱励起の状態を示す概念図である。図２（Ａ）に示すように、半導体基体１００を所定の温度に加熱すると、価電子帯の電子が伝導帯に熱励起する。このとき、バンドギャップが相対的に小さいｐｎ接合部１５の真性半導体部のみで伝導帯に電子が熱励起される。一方、バンドギャップが真性半導体部よりも大きいｐ型半導体部１０及びｎ型半導体部２０では、電子が熱励起されない。
　図２（Ｂ）は、半導体基体１００を所定の温度に加熱したときの電子（黒丸）及び正孔（白丸）の移動を示す概念図である。図２（Ｂ）に示すように、伝導帯に励起した電子は、エネルギーの低い方、すなわちｎ型半導体部２０側に移動する。一方、電子の励起により価電子帯側に生じたホールはエネルギーの低いｐ型半導体部１０側へと移動する。これによって、ｎ型半導体部２０が負に帯電し、ｐ型半導体部１０が正に帯電するため、起電力が生じる。このようにして、半導体基体１００は、ｐ型半導体部１０とｎ型半導体部２０との間に温度差がなくても、発電することができる。このような起電力発生のメカニズムは、温度差に基づいて起電力を生じるゼーベック効果とは異なる。
　半導体基体１００は、温度差がなくても発電できることから、モジュール化した場合にも、冷却又は加熱等の温度制御のための設備をなくしたり、簡素化したりすることができる。また、薄型化することが可能であるため、モジュールの小型化を図ることができる。したがって、半導体基体１００は、熱電変換用、又は排熱回収用の発電材料として好適に使用することができる。例えば、発電モジュールにして、内燃機関を有する自動車及び航空機などの輸送機器、装置、並びにプラント等に設置することができる。
　ｐ型半導体部１０及びｎ型半導体部２０におけるバンドギャップの幅（エネルギーギャップ）に対する、ｐｎ接合部１５のバンドギャップの幅（エネルギーギャップ）の比は、特に制限はないが、小さい方が好ましい。例えば、上記比は、０．８以下であってもよく、０．１～０．７であってもよい。この比が小さいほど、発電できる温度領域を十分に広くすることができる。
　ｐｎ接合部１５のエネルギーギャップは、例えば、０．４ｅＶ以下であってもよく、０．０５～０．３ｅＶであってもよい。ｐ型半導体部１０、ｎ型半導体部２０、及びｐｎ接合部１５におけるエネルギーギャップは、例えば逆光電子分光法などによって測定することができる。
　半導体基体１００に含まれる一般式（Ｉ）のクラスレート化合物の好ましい例としては、以下の一般式（ＩＩ）～（ＩＶ）のものが挙げられる。
　　ＢａｘＡｕｙＳｉ４６－ｙ　　　　（ＩＩ）
　　ＢａｘＡｌｙＳｉ４６－ｙ　　　　（ＩＩＩ）
　　ＢａｘＣｕｘＳｉ４６－ｙ　　　　（ＩＶ）
　一般式（ＩＩ）中、ｘは７～９であり、ｙは３．５～６である。一般式（ＩＩＩ）中、ｘは７～９であり、ｙは１１～１７である。一般式（ＩＶ）中、ｘは７～９であり、ｙは３．５～６である。
　図３（Ａ）は、一般式（ＩＩ）のクラスレート化合物において、ｙ＝４の場合のバンドエネルギーを示す図である。図３（Ｂ）は、一般式（ＩＩ）のクラスレート化合物において、ｙ＝５の場合のバンドエネルギーを示す図である。図３（Ｃ）は、一般式（ＩＩ）のクラスレート化合物において、ｙ＝６の場合のバンドエネルギーを示す図である。
　図４（Ａ）は、一般式（ＩＩＩ）のクラスレート化合物において、ｙ＝１４の場合のバンドエネルギーを示す図である。図４（Ｂ）は、一般式（ＩＩＩ）のクラスレート化合物において、ｙ＝１５の場合のバンドエネルギーを示す図である。図４（Ｃ）は、一般式（ＩＩＩ）のクラスレート化合物において、ｙ＝１６の場合のバンドエネルギーを示す図である。
　図５（Ａ）は、一般式（ＩＶ）のクラスレート化合物において、ｙ＝４の場合のバンドエネルギーを示す図である。図５（Ｂ）は、一般式（ＩＶ）のクラスレート化合物において、ｙ＝５の場合のバンドエネルギーを示す図である。図５（Ｃ）は、一般式（ＩＶ）のクラスレート化合物において、ｙ＝６の場合のバンドエネルギーを示す図である。
　図３、図４及び図５のそれぞれにおける（Ａ）、（Ｂ）及び（Ｃ）に示すバンドエネルギーは、第一原理計算ソフトAdvance／PHASEを用いて導出したものである。導出にあたっては、計算速度及び計算精度の観点から、密度汎関数法を用い、交換相互作用ポテンシャルはPBE－GGAを用いた。計算方法は、Projector augmented wave（ＰＡＷ）法を用いた。K－Point（k点）は４×４×４＝６４点とし、cut off energyは３４０ｅＶとした。図３、図４及び図５から求められるバンドギャップの幅（エネルギーギャップ）を表１に示す。
Figure JPOXMLDOC01-appb-T000001
　表１に示す結果から、一般式（ＩＩ）のクラスレート化合物の場合、ｙ＝５の組成では、ｙ＝４及びｙ＝６の組成に比べてバンドギャップの幅がかなり小さくなっていることがわかる。すなわち、一般式（ＩＩ）のクラスレート化合物のバンドギャップの幅は、Ａｕのモル比に大きく依存する。一方、一般式（ＩＩＩ）のようなクラスレート化合物の場合、ｙ＝１５の組成では、ｙ＝１４及びｙ＝１６の組成に比べてバンドギャップの幅がわずかに小さくなっていることがわかる。すなわち、一般式（ＩＩＩ）のクラスレート化合物Ｂのバンドギャップの幅はＡｌのモル比に依存するが、その依存性は、一般式（ＩＩ）のクラスレート化合物のＡｕのモル比に比べて小さい。
　表１によれば、一般式（ＩＩ）のクラスレート化合物は、一般式（ＩＩＩ）のクラスレート化合物よりも、バンドギャップの幅の差が大きい。このようにバンドギャップの幅の差が大きいクラスレート化合物を含む半導体基体１００の方が、より広い温度領域において、起電力を発生することができる。したがって、汎用性が一層高い発電材料とすることができる。ただし、一般式（ＩＩＩ）のクラスレート化合物も、所定の温度範囲で起電力を生じる有望な発電材料である。
　一般式（ＩＶ）のクラスレート化合物の場合、ｙ＝６の組成では、ｙ＝４及びｙ＝５の組成に比べてバンドギャップの幅がかなり小さくなっていることがわかる。すなわち、一般式（ＩＶ）のクラスレート化合物のバンドギャップの幅は、Ｃｕのモル比に大きく依存する。一般式（ＩＶ）のクラスレート化合物は、一般式（ＩＩＩ）のクラスレート化合物よりも、バンドギャップの幅の差が大きい。一般式（ＩＩＩ）のクラスレート化合物を含む半導体基体１００も、広い温度領域において、起電力を発生することができる。したがって、汎用性が一層高い発電材料とすることができる。
　半導体基体１００は、上述のクラスレート化合物とは異なる成分を含んでいてもよい。例えば、一般式（Ｉ）のＢ元素の金属を単体で含んでいてもよい。例えば、ｐ型半導体部１０は、このような金属をｎ型半導体部２０よりも多く含んでもよい。
　図６は、別の実施形態の半導体基体を模式的に示す断面図である。半導体基体１３０は、例えば平板形状を有しており、厚さ方向（図６の上下方向）に沿って、上側からｐ型半導体部１０とｎ型半導体部２０とをこの順で有する。半導体基体１３０は、ｐ型半導体部１０とｎ型半導体部２０の間に、ｐｎ接合部１５を有する。
　半導体基体１３０のｎ型半導体部２０は、基材層２４を有さず、拡散層２２のみで形成される点で、図１の半導体基体１００と異なっている。半導体基体１３０のその他の構成は、半導体基体１００と同じであってよい。このように、半導体基体１３０は基材層２４を有しないことから、半導体基体１００よりもさらに厚さを小さくすることができる。半導体基体１３０は、基板状であってもよいし、例えば、厚さを０．１ｍｍ以下、又は０．０１ｍｍ以下にして、膜状（半導体膜）としてもよい。このような膜状の半導体基体１３０は、例えば、半導体基体１００に対して、研磨又は切断等の加工を行って作製してもよいし、後述する半導体基体の製造方法において、厚さの小さい半導体基材を用いて作製してもよい。或いは、当該半導体基材とは異なる基材の上に半導体基体を形成してもよい。
　半導体基体１３０の組成変化層３０は、その全体において、厚さ方向におけるｙの変化率が１×１０－４／μｍ以上であってもよい。この場合のｙの変化率は、半導体基体１３０の一方側の主面１３０ａと他方側の主面１３０ｂにおける組成をクラスレート化合物の組成比に換算して求められるｙの差異を、半導体基体１３０の厚さで割って求めることができる。一方側の主面１３０ａと他方側の主面１３０ｂにおけるクラスレート化合物の組成を測定して求められるｙの差異は、十分に大きい起電力を得る観点から、好ましくは１以上であり、より好ましくは１．１以上であり、さらに好ましくは１．２以上である。
　上述の半導体基体１００（１３０）は、その変形例として、任意の表面層を有していてもよい。このような表面層は、主面１００ａ（１３０ａ）側において、ｐ型半導体部１０の少なくとも一部を覆うように設けられてもよい。また、主面１００ｂ（１３０ｂ）側において、ｎ型半導体部２０の少なくとも一部を覆うように設けられてもよい。そのような表面層としては、金属層又は合金層が挙げられる。金属層又は合金層は、一般式（Ｉ）のＢ元素を含んでいてもよいし、電極等に用いられる金属を含んでいてもよい。
　半導体基体１００（１３０）は、例えば、テープ状の長尺基材の上に、当該長尺基材の長手方向に沿って複数配列して線材化してもよいし、半導体基体１００（１３０）同士を複数積層して積層体を構成してもよい。また、積層体を上記長尺基材の上に、当該長尺基材の長手方向に沿って複数配列して線材化してもよい。
　図７は、一実施形態の積層体を模式的に示す断面図である。積層体２００は、一対の電極５０と、その間に、半導体基体１３０がその厚さ方向に隣り合うように複数積層される積層部１５０を有する。積層部１５０において隣り合って配置される半導体基体１３０同士は、ｐ型半導体部１０とｎ型半導体部２０とが接するようにして積層されている。このため、積層部１５０を構成するそれぞれの半導体基体１３０のｙの増減方向は、同じになっている。
　積層部１５０を構成するそれぞれの半導体基体１３０の起電力の向き（正負の向き）が一致していることから、積層体２００全体の起電力は、各半導体基体１３０の起電力の総和にほぼ等しくなる。このため、十分に大きな起電力を得ることができる。半導体基体１３０の厚さは十分に薄いことから、これを複数積層した積層体２００の厚さも薄くすることができる。積層体２００の厚さに特に制限はなく、例えば、３０ｍｍ以下であってもよいし、１０ｍｍ以下であってもよい。
　図７では、半導体基体１３０を複数積層した積層部１５０を備える積層体２００を示したが、これに限定されない。例えば、半導体基体１３０に変えて半導体基体１００を用いて積層体としてもよいし、半導体基体１３０と半導体基体１００の両方を用いて積層体としてもよい。積層部１５０を構成する半導体基体１３０又は半導体基体１００の数は特に限定されない。電極５０及び積層部１５０の一部をエッチングにより除去して、パターン形成してもよい。
　積層体２００又は半導体基体１００（１３０）を用いて発電モジュールを作製し、発電方法を実施することもできる。発電モジュールの積層体２００又は半導体基体１００（１３０）以外の構成は、公知のものを用いることができる。積層体２００又は半導体基体１００（１３０）は、例えば５０～７００℃に、好ましくは２００～５００℃に加熱することによって、効率良く発電することができる。半導体基体１００（１３０）、例えば、４００℃における両端部の間の電位差の絶対値を０．３ｍＶ以上、又は、０．５ｍＶ以上にすることが可能である。このため、積層体とすることによって、十分に大きい起電力を得ることができる。
　半導体基体の製造方法の一実施形態を以下に説明する。本実施形態の製造方法は、一般式（Ｉ）のクラスレート化合物を含むｎ型半導体基体を作製する工程と、基体の表面の少なくとも一部を覆うように、一般式（Ｉ）におけるＢ元素のモル濃度がｎ型半導体基材よりも高い被覆層を形成する工程と、被覆層が形成された基体を加熱して、Ｂ元素を前記ｎ型半導体基材の内部に拡散させてｐｎ接合部を形成する工程とを有する。以下、詳細に説明する。
　一般式（Ｉ）の構成元素であるＡ元素、Ｂ元素及びＣ元素に対応する、金属又は半金属を準備する。そして、最終目的物の組成に応じて、準備した金属及び半金属を所定量秤量する。秤量は、必要に応じて不活性ガスに置換された密閉容器内で行う。秤量した金属及び反金属を、銅製のモールド内に入れて、アーク溶融法等によって溶解する。アーク溶解中の溶融金属の温度は、例えば約３０００℃である。
　アーク溶融によって得られた融液を冷却すると、一般式（Ｉ）のクラスレート化合物のインゴットが得られる。得られたインゴットを破砕して、クラスレート化合物の粒子としてもよい。この粒子を坩堝中で溶融させた後、冷却して所定形状を有するｎ型半導体基体を得る。得られたｎ型半導体基体は、所望の形状（例えば平板形状）となるように加工してもよい。
　得られたｎ型半導体基体の表面に被覆層を形成する。被覆層は、一般式（Ｉ）におけるＢ元素のモル濃度がｎ型半導体基材よりも高い層である。被覆層は、例えばスパッタリング、蒸着、分子線エピタキシー法、レーザーアブレーション法、化学気相法、又は液相法等の公知の方法で形成することができる。被覆層は、Ｂ元素の少なくとも一つを構成元素とする合金の膜又は化合物の膜であってもよいし、Ｂ元素からなる金属膜であってもよい。
　図８は、被覆層を有する基体の一例を模式的に示す断面図である。図８の基体１１０は、例えば平板形状を有しており、一般式（Ｉ）の組成を有するクラスレート化合物を含むｎ型半導体基材２５と、ｎ型半導体基材２５の一方の主面に、Ｂ元素のモル濃度がｎ型半導体基材２５よりも高い被覆層４０と、を有する。被覆層４０の厚さは、例えば、０．１～５μｍであってもよく、０．５～３μｍであってもよい。ｎ型半導体基材２５の厚さは、例えば０．００１～５ｍｍであってもよい。ｎ型半導体基材２５の厚さを変えることによって、半導体基体１００（１３０）の厚さを調節することができる。
　次に、基体１１０を加熱して、被覆層４０に含まれるＢ元素をｎ型半導体基材２５の内部に拡散させて、ｎ型半導体基材２５の内部にｐｎ接合部を形成する。加熱温度は、例えば３００～１０００℃であり、Ｂ元素を効率良く拡散させる観点から、好ましくは７００～１０００℃であり、より好ましくは８００～１０００℃である。上記加熱温度における加熱時間は、１分間～３００分間であってもよく、１～１８０分間であってもよい。加熱は、アルゴンガス又は窒素ガス等の不活性ガス雰囲気下で行うことが好ましい。
　以上の工程によって、組成が厚さ方向に沿って変化するとともにｐｎ接合部１５を含む組成変化層３０を有する半導体基体１００（１３０）を得ることができる。半導体基体の表面には、被覆層の少なくとも一部が残存していてもよい。残存する被覆層は、研磨又は切断等の加工方法によって取り除いてもよい。このようにして、半導体基体１００（１３０）を得ることができる。半導体基体１００（１３０）の製造方法は上述の方法に限定されず、例えば、ｎ型半導体基材２５とは別の基材の上に半導体基体１００（１３０）を形成してもよい。
　以上、本発明の幾つかの実施形態を説明したが、本発明は上述の実施形態に限定されない。例えば、上述の実施形態の半導体基体、基体及び積層体は、平板形状（四角柱形状）のものを挙げたが、このような形状に限定されない。半導体基体及び基体は、別の幾つかの実施形態では、四角柱以外の多角柱形状であってもよいし、円柱形状又は楕円柱形状であってもよい。また、湾曲形状であってもよいし、これらの形状とは異なる特殊な形状に加工されたものであってもよい。組成変化層において、厚さ方向に沿ったクラスレート化合物の組成は必ずしも一様に傾斜していることは必須ではなく、所望の起電力が得られる範囲で組成変化層の一部の領域の組成が逆向きに傾斜していてもよい。
　以下に実施例及び比較例を挙げて本発明をさらに具体的に説明するが、本発明はこれらの実施例に限定されるものではない。
［半導体基体の作製と組成評価］
（実施例１）
＜基材の作製＞
　市販のＢａ粉末、Ａｕ粉末、及びＳｉ粉末（いずれも高純度品）を準備した。これらの粉末を、Ｂａ：Ａｕ：Ｓｉ＝８：４：４２（モル比）となるように秤量した。秤量した各粉末をＣｕモールドに入れて、チャンバー内に載置した。チャンバー内をアルゴンガスで置換した後、アーク溶融法によって約２０００℃に加熱し、Ｃｕモールド内の粉末を溶融させた。このようにして、クラスレート化合物（Ｂａ８Ａｕ４Ｓｉ４２）のバルク体を作製した。このバルク体を平板形状（縦×横×厚さ＝４ｍｍ×４ｍｍ×２ｍｍ）に加工して上記クラスレート化合物からなるｎ型半導体基材を得た。
　２極対向電極型スパッタリング装置（サンユー電子株式会社製、装置名：ＳＣ－７０１　ＱＵＩＣＫ　ＣＯＡＴＥＲ）を用いて、ｎ型半導体基材の一方の主面に、被覆層として金の蒸着膜（厚さ：約１μｍ）を形成した。このようにして、ｎ型半導体基材と、ｎ型半導体基材の一方の主面に金の蒸着膜を有する基体を得た。
＜ｐｎ接合部を有する半導体基体の作製＞
　管状型電気炉に、上述のとおり作製した基体を入れて、アルゴンガス雰囲気下で加熱した。加熱条件は、約３０℃／分の昇温速度で９００℃まで昇温した後、９００℃で５分間保持した。その後、約３℃／分の速度で室温まで自然冷却した。このようにして半導体基体を作製した。加熱前には、基体の主面に金の蒸着膜による金属光沢があったが、加熱後の半導体基体には、金属光沢は認められなかった。このことは、金が半導体基体の内部に拡散していることを示している。
＜半導体基体の評価１＞
　作製した半導体基体を厚さ方向に沿って切断した。そして、切断面を、走査型電子顕微鏡（ＳＥＭ）、及び電子線マイクロアナライザ（ＥＰＭＡ）を用いて観察した。また、エネルギー分散型Ｘ線分光分析法（ＥＤＸ）及び波長分散型Ｘ線分光分析法（ＷＤＸ）を用いて切断面の組成分析を行った。
　図９は、半導体基体の主面（金の蒸着膜があった主面）近傍における、厚さ方向に沿った切断面のＥＰＭＡ画像を示す写真である。図９に示すとおり、半導体基体の主面側（金の蒸着膜が形成されていた方の主面）には、金が拡散したことによって内部側とはコントラストが異なる組成変化層３０が形成されていた。組成変化層３０の厚さは最大で１１．８μｍであり、平均で約９．３μｍであった。また、組成変化層３０は、主面側に金単体とクラスレート化合物を含有する表面層４２を有していた。
　図１０は、図９に示す切断面をさらに拡大して行ったＳＥＭ－ＥＤＸ組成分析の画像と分析結果を示す写真である。この写真において中央付近を縦断する線は、金（Ａｕ）濃度の線分析結果であり、当該線が図１０の右側に振れるほど、金濃度が高いことを示している。この結果から、半導体基体の主面近傍に、クラスレート化合物の組成が厚さ方向に沿って変化する組成変化層３０が形成されていることが確認された。また、組成変化層３０の下側（半導体基体の内部側）には、組成が厚さ方向に沿って変化しない基材層２４が存在していた。
　図１１は、図９及び図１０と同じ切断面のＥＰＭＡ画像の写真である。図１１において、十字印が付されたＰ１～Ｐ４の位置において、ＥＰＭＡ－ＷＤＸ装置（株式会社　島津製作所製、装置名：ＥＰＭＡ－１７２０）を用いて点分析を行った。点分析は、図１１に示すとおり、Ｐ１，Ｐ２，Ｐ３，Ｐ４の各点において計８点で行った。半導体基体の主面から同等の深さにある点に、Ｐ１～Ｐ４の同じ符号を割り振り、Ｐ１～Ｐ４のそれぞれについて、元素分析の算術平均値を求めた。求めた算術平均値を、一般式（ＩＩ）のクラスレート化合物の組成比に換算して表２に示した。
　表２のＰ２～Ｐ４の「距離」は、半導体基体の厚さ方向に沿って測定したＰ１からの距離である。なお、Ｐ１～Ｐ４は、それぞれ２点あるので、各々の距離の算術平均値を表２に示した。
Figure JPOXMLDOC01-appb-T000002
　一般式（ＩＩ）のクラスレート化合物の場合、理論上、ｙが５．３３よりも大きい部分はｐ型半導体部に相当し、ｙが５．３３よりも小さい部分はｎ型半導体部に相当する。表２の結果から、Ｐ１からＰ３の領域は、一般式（ＩＩ）のクラスレート化合物の組成が厚さ方向に沿って変化する組成変化層に含まれることが確認された。
　Ｐ２とＰ３の間において、図１１を横断するようにｐｎ接合部が形成されている。表２には、厚さ方向に隣り合うＰ２とＰ３の間における「ｙの変化率」を示した。この「ｙの変化率」は、Ｐ２とＰ３の間の距離（８.３－３.２＝５.１μｍ）で、ｙの変化量（Δ＝６．１２－４．８９＝１．２３）を割った値である。表２の「Ｌ」は、「ｙの変化率」でｙが変化する場合に、ｙを１変化させるのに必要な厚さ方向の距離を示している。この「Ｌ」は、「ｙの変化率」の逆数として求めることもできる。
　本評価によれば、ｐｎ接合部を含む部分における組成変化層のｙの変化率は０．２４／μｍであった。
＜半導体基体の評価２＞
　上述の「半導体基体の評価１」で評価した切断面と同じ切断面において、別の位置の点分析を行った。図１２は、図１１と同じ切断面のＥＰＭＡ画像の写真である。そして、図１２において、十字印が付されたＰ１～Ｐ１５の位置において、「半導体基体の評価１」と同様にしてＥＰＭＡ－ＷＤＸによる点分析を行った。点分析の結果を、一般式（ＩＩ）のクラスレート化合物の組成比に換算して表３～５に示した。
　表３のＰ２の「距離」は、Ｐ１を起点として、半導体基体の厚さ方向に沿ったＰ１からの距離である。表４のＰ４～Ｐ７の「距離」は、Ｐ３を起点として、半導体基体の厚さ方向に沿ったＰ３からの距離である。表５のＰ９～Ｐ１１の「距離」は、Ｐ８を起点として、半導体基体の厚さ方向に沿ったＰ８からの距離である。表６のＰ１３～Ｐ１５の「距離」は、Ｐ１２を起点として、半導体基体の厚さ方向に沿ったＰ１２からの距離である。表３～表６の各項目は、表２の各項目と同義である。
Figure JPOXMLDOC01-appb-T000003
　表３に示すように、Ｐ１とＰ２の間の領域は、組成が変化していることから組成変化層に属している。そして、Ｐ１とＰ２の間に、ｐｎ接合部があることが分かった。Ｐ１とＰ２の間における「ｙの変化率」は０．２２／μｍであった。
Figure JPOXMLDOC01-appb-T000004
　表４に示すように、Ｐ３～Ｐ７の領域は、組成が変化していることから組成変化層に属している。そして、Ｐ４とＰ５の間にｐｎ接合部があることが分かった。Ｐ４とＰ５の間における「ｙの変化率」は０．３３／μｍであった。
Figure JPOXMLDOC01-appb-T000005
　表５に示すように、Ｐ８～Ｐ１０の領域は、組成が変化していることから組成変化層に属している。そして、Ｐ９とＰ１０の間にｐｎ接合部があることが分かった。Ｐ９とＰ１０の間における「ｙの変化率」は０．２３／μｍであった。
Figure JPOXMLDOC01-appb-T000006
　表６に示すように、Ｐ１２～Ｐ１５の領域は、組成が変化していることから組成変化層に属している。そして、Ｐ１２とＰ１３の間にｐｎ接合部があることが分かった。なお、Ｐ１３は、理論値である５．３３に近いことから、Ｐ１３付近にｐｎ接合部があると推察される。Ｐ１２とＰ１３の間における「ｙの変化率」は０．３４／μｍであった。
　本評価によれば、ｐｎ接合部を含む部分における組成変化層のｙの変化率は０．２２～０．３４／μｍであった。このように、評価によってｙの変化率が異なるのは、測定する位置によってｙの変化率が異なるためである。
（実施例２）
＜基体の作製＞
　実施例１と同じ手法で、クラスレート化合物（Ｂａ８Ａｕ４Ｓｉ４２）からなるｎ型半導体基材と、ｎ型半導体基材の一方の主面に被覆層として金の蒸着膜（厚さ：約１μｍ）を有する基体を得た。
＜ｐｎ接合部を有する半導体基体の作製＞
　管状型電気炉に、上述のとおり作製した基体を入れて、アルゴンガス雰囲気下で加熱した。加熱条件は、約３０℃／分の昇温速度で８００℃まで昇温した後、８００℃で５分間保持した。その後、約３℃／分の速度で室温まで自然冷却した。このようにして、ｐｎ接合部を有する半導体基体を作製した。加熱前には、基体の主面に金の蒸着膜による金属光沢があったが、加熱後には、金属光沢が消失していた。このことは、金が半導体基体の内部に拡散したことを示している。
＜半導体基体の評価１＞
　作製した半導体基体を厚さ方向に沿って切断した。そして、切断面を、実施例１と同様にして評価した。図１３は、半導体基体の主面近傍における、厚さ方向に沿った切断面のＥＰＭＡ画像を示す写真である。図１３に示すとおり、半導体基体の主面側には、金が拡散したことによって内部側とはコントラストが異なる組成変化層３０が形成されていた。組成変化層３０の厚さは平均で約１２μｍであった。また、組成変化層３０は、表面側に表面層４２を有していた。表面層４２は、金単体とクラスレート化合物を含有していた。
　図１４は、図１３に示す切断面をさらに拡大して行ったＳＥＭ－ＥＤＸ組成分析の画像と分析結果を示す写真である。この写真において中央付近を縦断する線は、金（Ａｕ）濃度の線分析結果であり、当該線が図１４の右側に振れるほど、金濃度が高いことを示している。この結果から、基体側に金が拡散し、組成が厚さ方向に沿って変化する組成変化層３０が形成されていることが確認された。また、組成変化層３０の下側に、クラスレート化合物の組成が厚さ方向に沿って変化しない基材層２４があることが確認された。
　図１５は、図１３，図１４と同じ切断面のＥＰＭＡ画像の写真である。そして、図１５において、十字記号が付されたＰ２～Ｐ４の位置において、実施例１と同様に、ＥＰＭＡ－ＷＤＸによる点分析を行った。点分析は、図１５に示すとおり、Ｐ１，Ｐ２，Ｐ３，Ｐ４の各点において計８点で行った。半導体基体の表面から同等の深さにある点について、Ｐ１～Ｐ４のうち同じ符号を割り振り、Ｐ１～Ｐ４のそれぞれについて、元素分析の算術平均値を求めた。Ｐ１～Ｐ４について、求めた算術平均値を、一般式（ＩＩ）のクラスレート化合物の組成比に換算して表７に示した。表７の各項目は、表２の各項目と同義である。
Figure JPOXMLDOC01-appb-T000007
　表７のＰ１は、表面層中に位置しており、Ｐ２～Ｐ４よりも金濃度が高かった。これは、表面層が、金単体とクラスレート化合物を含有しているためである。このＰ１についても、分析結果をそのまま一般式（ＩＩ）のクラスレート化合物の組成比に換算していることから、ｙは６を超えており、ｘは７未満となっている。
　Ｐ１～Ｐ４の領域は、半導体基体の厚さ方向に沿って組成が変化していた。また、Ｐ２とＰ３の間にｐｎ接合部があることが確認された。Ｐ２とＰ３の間における「ｙの変化率」は０．１５／μｍであった。
＜半導体基体の評価２＞
　上述の「半導体基体の評価１」で評価した切断面と同じ切断面において、別の位置の点分析を行った。図１６は、図１５と同じ切断面のＥＰＭＡ画像の写真である。そして、図１６において、十字記号が付されたＰ１～Ｐ４の位置において、「半導体基体の評価１」と同様にしてＥＰＭＡ－ＷＤＸによる点分析を行った。点分析は、図１６に示すとおり、Ｐ１～Ｐ４の各点において計４点で行った。測定値を、一般式（ＩＩ）のクラスレート化合物の組成比に換算して表８に示した。表８の各項目は、表２の各項目と同義である。
　図１７は、半導体基体の切断面において、表面層が存在する主面からの距離と、一般式（ＩＩ）の組成比に換算して求めたｙとの関係を示すグラフである。図１７に示すとおり、Ｐ１及びＰ２は、クラスレート化合物と単体の金を含有する表面層中に位置している。このため、Ｐ１及びＰ２のｙは６を超えており、Ｐ１のｘは７未満となっている。Ｐ３，Ｐ４については、基体の原料として用いたクラスレート化合物と同等の組成を有していた。
Figure JPOXMLDOC01-appb-T000008
　図１７及び表８に示す結果から、Ｐ１とＰ３の間で金の濃度が急激に変化しており、Ｐ２とＰ３の間にｐｎ接合部があることが分かった。また、加熱温度が８００℃であるとき、金の拡散長は、概ね２０μｍ程度であることが確認された。したがって、図１６のＰ３は拡散層２２に属し、Ｐ４は基材層２４に属する。
［基体の加熱温度と外観の関係］
　図１８（Ａ）は、実施例１で用いた基体の写真である。基体は、表面に金の蒸着膜を有することから金属光沢を有していた。図１８（Ｂ）は、実施例１と同じ手順で作製した基体を３００℃に加熱して得られた基体の写真である。加熱条件は、アルゴンガス雰囲気下、約５℃／分の昇温速度で３００℃まで昇温し、３００℃で１分間保持した後、約３℃／分の速度で室温まで自然冷却した。基体の表面には、金属光沢が残っていた。
　図１８（Ｃ）は、加熱温度を３００℃から４００℃に変更したこと以外は、図１８（Ｂ）の場合と同じ加熱条件で得られた半導体基体の写真である。この半導体基体の表面には金属光沢がなかった。このことから、基体を４００℃に加熱すれば、基体（ｎ型半導体基材）の内部に金が拡散することが確認された。
　図１９（Ａ）は、加熱温度を３００℃から５００℃に変更したこと以外は、図１８（Ｂ）の場合と同じ加熱条件で得られた半導体基体の写真である。この半導体基体の表面にも金属光沢がなかった。
　図１９（Ｂ）は、加熱の温度を９００℃から６００℃に変更したこと以外は、実施例１と同じ加熱条件で得られた半導体基体の写真である。この半導体基体の表面にも金属光沢がなかった。図１９（Ｃ）は、加熱の温度を９００℃から７００℃に変更したこと以外は、実施例１と同じ加熱条件で得られた半導体基体の写真である。この半導体基体の表面にも金属光沢がなかった。
　図２０（Ａ）は、実施例２で作製した半導体基体の写真である。図２０（Ｂ）は、実施例１で作製した半導体基体の写真である。図２０（Ｃ）は、加熱の温度を９００℃から９５０℃に変更したこと以外は、実施例１と同じ加熱条件で得られた半導体基体の写真である。図２０（Ａ）、図２０（Ｂ）及び図２０（Ｃ）の半導体基体は、いずれも表面に金属光沢を有しなかった。これらの結果から、基体を４００～９５０℃に加熱すれば、基体（ｎ型半導体基材）の内部に金が拡散することが確認された。
［起電力の測定］
　実施例１，２の半導体基体の起電力を以下の手順で評価した。図２１に示す測定装置を準備した。実施例１，２の半導体基体の厚さ方向の両端部（すなわち、ｐ型半導体部とｎ型半導体部）に、それぞれ導線を接続した。半導体基体の両端部のうち、金の蒸着膜を蒸着した方の端部（ｐ型半導体部）を＋側に、反対側の端部（ｎ型半導体部）を－側に接続した。そして、半導体基体を厚さ方向に挟むように配置された一対のヒータ６０で半導体基体を加熱し、半導体基体の厚さ方向の両端部間の電位差を測定した。加熱に際しては、一対のヒータ６０の出力を調整して、半導体基体１００の両端部間に温度差が生じないようにしながら、電位差を測定した。起電力と両端部の温度を、記録部７０にて記録した。
　図２２は、実施例１，２で作製した半導体基体のそれぞれの起電力の測定結果を示すグラフである。図２２に示すとおり、実施例１，２ともに、半導体基体の両端部の間に温度差がないにもかかわらず、所定の温度以上に加熱することによって、電位差が生じることが確認された。絶対値でみると、実施例１の方が実施例２よりも大きい起電力が得られた。
　このように、昇温によって電位差が大きくなるのは、熱エネルギーの増加によって、バンドギャップが小さいｐｎ接合部において励起される電子及びホールが増えるためであると考えられる。すなわち、半導体基体は、所定の温度範囲で、ｐｎ接合部の真性半導体部でのみ価電子帯から伝導帯へと電子が励起し、伝導帯へ移動した電子はエネルギーの低いｎ型半導体部側に移動する。一方、ｐｎ接合部で価電子帯に生じたホールはｐ型半導体部側へと移動する。このキャリアの偏りによって、実施例１，２の半導体基体は、ｐ型半導体部を正極、ｎ型半導体部を負極とした発電材料になる。
　次に、実施例１，２の半導体基体の厚さ方向の向きが逆になるように反転して、逆方向の起電力を同様にして測定した。その結果を図２３に示す。図２３に示すとおり、正負が逆になったこと以外は図２２に示す結果と同様の結果が得られた。これらの結果から、実施例１，２の半導体基体は、両端の間に温度差がなくても、加熱によって電位差が発生することが確認された。
（比較例１）
　実施例１で用いた基体の起電力を評価した。具体的には、金の蒸着膜を形成する前の、ｎ型半導体からなる基体を、図２１に示す測定装置にセットして、実施例１，２の半導体基体と同様にして起電力を測定した。その結果を図２４に示す。図２４に示すとおり、起電力は殆ど得られなかった。なお、わずかに起電力が生じているが、これは、基体の両端部間に０．５℃程度の温度差が生じていたことに起因するものである。
［半導体単結晶の作製と組成評価］
（比較例２）
　市販のＢａ粉末、Ａｕ粉末、及びＳｉ粉末（いずれも高純度品）を準備した。これらの粉末を、Ｂａ：Ａｕ：Ｓｉ＝８：８：３８（モル比）となるように秤量した。秤量した各粉末をＣｕモールドに入れて、チャンバー内に載置した。チャンバー内をアルゴンガスで置換した後、アーク溶融法によって約２０００℃に加熱し、Ｃｕモールド内の粉末を溶融させた。溶融してから１時間経過後に、種結晶として先端にＳｉを備えたシャフトを、３０ｒｐｍで回転させながら溶融液の液面に接触させた。そして、クラスレート化合物を１０７９℃まで降温させながら、シャフトを５ｍｍ／時の速度で引き上げた。このようなチョクラルスキー法によって、図２５に示すような釣鐘形状を有するクラスレート化合物の単結晶を作製した。図２５の上方が、チョクラルスキー法の引き上げ方向である。
　単結晶の上方から下方に向かってほぼ同じサイズに切断し、電子線マイクロアナライザ（ＥＰＭＡ－１２００（ＷＤＸ））を用いて元素分析を行った。このとき、フィラメント電圧は１５ｋＶに、フィラメント電流は１０ｎＡにそれぞれ設定した。元素分析の測定値を、一般式（ＩＩ）のクラスレート化合物の組成比に換算した。換算した組成比は、図２５に示すとおりであった。
　得られた単結晶の長手方向に沿う長さは約２４ｍｍであった。図２５に示す組成比から明らかなように、ｙの値は、図２５の上方から下方に向かって徐々に増加していた。単結晶全体に亘って、長さ方向におけるｙの変化率は、大きく変わらなかった。ｐｎ接合部を含む部分のｙの変化率は、（４．９５－４．８０）／５ｍｍ＝０．０３／ｍｍ＝３×１０－５／μｍであった。
　本開示によれば、一つの側面において、薄型化しても、効率良く発電することができる半導体基体を提供することができる。また、別の側面において、発電材料として有用な半導体基体を簡便に製造することが可能な製造方法を提供することができる。さらに、別の側面において、上述の半導体基体を製造するのに有用な基体、及び、上述の半導体基体を積層することによって得られる積層体を提供することができる。
　１０…ｐ型半導体部、１５…ｐｎ接合部、２０…ｎ型半導体部、２２…拡散層、２４…基材層、３０…組成変化層、４０…被覆層、４２…表面層、５０…電極、６０…ヒータ、７０…記録部、１００，１３０…半導体基体、１００ａ，１００ｂ，１３０ａ，１３０ｂ…主面、１１０…基体、１５０…積層部、２００…積層体。

Claims (11)

  1. 　下記一般式（Ｉ）のクラスレート化合物を含む半導体基体であって、
    　厚さ方向に沿って組成が変化するとともにｐｎ接合部を含む組成変化層を有し、
    　前記組成を前記クラスレート化合物の組成比に換算したときに、前記組成変化層の前記ｐｎ接合部を含む部分の前記厚さ方向におけるｙの変化率が１×１０－４／μｍ以上である、半導体基体。
    　　ＡｘＢｙＣ４６－ｙ　　　（Ｉ）
    （式中、Ａは、Ｂａ，Ｎａ，Ｓｒ及びＫからなる群から選ばれる少なくとも一種の元素を示し、Ｂは、Ａｕ，Ａｇ，Ｃｕ，Ｎｉ及びＡｌからなる群から選ばれる少なくとも一種の元素を示し、Ｃは、Ｓｉ，Ｇｅ及びＳｎからなる群から選ばれる少なくとも一種の元素を示す。ｘは７～９であり、ｙは３．５～６又は１１～１７である。）
  2. 　前記ｐｎ接合部を挟むようにして、ｎ型半導体部と、当該ｎ型半導体部よりもｙ／ｘが大きいｐ型半導体部と、を有し、
    　厚さが５ｍｍ以下である、請求項１に記載の半導体基体。
  3. 　ｐ型半導体部におけるｙとｎ型半導体部におけるｙの差の最大値が１以上である、請求項１又は２に記載の半導体基体。
  4. 　前記クラスレート化合物は下記一般式（ＩＩ）で表わされる、請求項１～３のいずれか一項に記載の半導体基体。
    　　　ＢａｘＡｕｙＳｉ４６－ｙ　　　（ＩＩ）
    （式中、ｘは７～９であり、ｙは３．５～６である。）
  5. 　下記一般式（Ｉ）の組成を有するクラスレート化合物を含むｎ型半導体基材と、当該ｎ型半導体基材の表面に、前記一般式（Ｉ）におけるＢ元素のモル濃度が前記ｎ型半導体基材よりも高い被覆層と、を有する基体を加熱し、前記Ｂ元素を前記ｎ型半導体基材の内部に拡散させてｐｎ接合部を形成する工程を有する、半導体基体の製造方法。
    　　ＡｘＢｙＣ４６－ｙ　　　（Ｉ）
    （式中、Ａは、Ｂａ，Ｎａ，Ｓｒ及びＫからなる群から選ばれる少なくとも一種の元素を示し、Ｂは、Ａｕ，Ａｇ，Ｃｕ，Ｎｉ及びＡｌからなる群から選ばれる少なくとも一種の元素を示し、Ｃは、Ｓｉ，Ｇｅ及びＳｎからなる群から選ばれる少なくとも一種の元素を示す。ｘは７～９であり、ｙは３．５～６又は１１～１７である。）
  6. 　前記工程において、前記基体を３００～１０００℃に加熱する、請求項５に記載の半導体基体の製造方法。
  7. 　前記半導体基体は、厚さ方向に沿って組成が変化するとともに前記ｐｎ接合部を含む組成変化層を有し、前記組成を前記クラスレート化合物の組成比に換算したときに、前記組成変化層の前記ｐｎ接合部を含む部分の前記厚さ方向におけるｙの変化率が１×１０－４／μｍ以上である、請求項５又は６に記載の半導体基体の製造方法。
  8. 　前記クラスレート化合物は下記一般式（ＩＩ）で表わされる、請求項５～７のいずれか一項に記載の半導体基体の製造方法。
    　　　ＢａｘＡｕｙＳｉ４６－ｙ　　　（ＩＩ）
    （式中、ｘは７～９であり、ｙは３．５～６である。）
  9. 　請求項１～４のいずれか一項に記載の半導体基体の複数が、前記厚さ方向に隣り合うとともに、ｙの増減方向が同じになるように積層される積層部を備える、積層体。
  10. 　下記一般式（Ｉ）の組成を有するクラスレート化合物を含むｎ型半導体基材と、当該ｎ型半導体基材の表面に、前記一般式（Ｉ）におけるＢ元素のモル濃度が前記ｎ型半導体基材よりも高い被覆層と、を有する基体。
    　　ＡｘＢｙＣ４６－ｙ　　　（Ｉ）
    （式中、Ａは、Ｂａ，Ｎａ，Ｓｒ及びＫからなる群から選ばれる少なくとも一種の元素を示し、Ｂは、Ａｕ，Ａｇ，Ｃｕ，Ｎｉ及びＡｌからなる群から選ばれる少なくとも一種の元素を示し、Ｃは、Ｓｉ，Ｇｅ及びＳｎからなる群から選ばれる少なくとも一種の元素を示す。ｘは７～９であり、ｙは３．５～６又は１１～１７である。）
  11. 　前記クラスレート化合物は下記一般式（ＩＩ）で表わされる、請求項１０に記載の基体。
    　　　ＢａｘＡｕｙＳｉ４６－ｙ　　　（ＩＩ）
    （式中、ｘは７～９であり、ｙは３．５～６である。）
PCT/JP2018/021877 2017-06-09 2018-06-07 半導体基体及びその製造方法、基体並びに積層体 WO2018225823A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US16/619,447 US11217739B2 (en) 2017-06-09 2018-06-07 Semiconductor substrate and method for producing same, substrate, and laminate
EP18812951.4A EP3637484A4 (en) 2017-06-09 2018-06-07 SEMICONDUCTOR SUBSTRATE AND PROCESS FOR ITS MANUFACTURING, SUBSTRATE AND LAMINATE

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017-114352 2017-06-09
JP2017114352A JP6875733B2 (ja) 2017-06-09 2017-06-09 半導体基体及びその製造方法、基体並びに積層体

Publications (1)

Publication Number Publication Date
WO2018225823A1 true WO2018225823A1 (ja) 2018-12-13

Family

ID=64565967

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2018/021877 WO2018225823A1 (ja) 2017-06-09 2018-06-07 半導体基体及びその製造方法、基体並びに積層体

Country Status (4)

Country Link
US (1) US11217739B2 (ja)
EP (1) EP3637484A4 (ja)
JP (1) JP6875733B2 (ja)
WO (1) WO2018225823A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115667559A (zh) * 2020-05-19 2023-01-31 东曹株式会社 硅化物系合金材料、以及使用了该硅化物系合金材料的元件

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7367928B2 (ja) 2019-10-31 2023-10-24 古河電気工業株式会社 熱電変換材料およびその製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005217310A (ja) * 2004-01-30 2005-08-11 Toyota Motor Corp クラスレート化合物、熱電変換素子及びその製造方法
JP2006057124A (ja) 2004-08-18 2006-03-02 Yamaguchi Univ クラスレート化合物及びそれを用いた熱電変換素子
WO2014050100A1 (ja) * 2012-09-26 2014-04-03 新日鐵住金株式会社 電極活物質材料、電極活物質材料の製造方法、電極、電池、及び、クラスレート化合物の使用方法
WO2015125823A1 (ja) 2014-02-18 2015-08-27 国立大学法人九州大学 半導体単結晶、及びこれを用いた発電方法
JP2017144362A (ja) * 2016-02-16 2017-08-24 Ｊｆｅスチール株式会社 触媒材料およびこれを用いた触媒反応の促進方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005217310A (ja) * 2004-01-30 2005-08-11 Toyota Motor Corp クラスレート化合物、熱電変換素子及びその製造方法
JP2006057124A (ja) 2004-08-18 2006-03-02 Yamaguchi Univ クラスレート化合物及びそれを用いた熱電変換素子
WO2014050100A1 (ja) * 2012-09-26 2014-04-03 新日鐵住金株式会社 電極活物質材料、電極活物質材料の製造方法、電極、電池、及び、クラスレート化合物の使用方法
WO2015125823A1 (ja) 2014-02-18 2015-08-27 国立大学法人九州大学 半導体単結晶、及びこれを用いた発電方法
JP2017144362A (ja) * 2016-02-16 2017-08-24 Ｊｆｅスチール株式会社 触媒材料およびこれを用いた触媒反応の促進方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
MUNETOH, SHINJI ET AL.: "A Novel Electric Power Generation under Uniform Temperature Environment using Poly-crystalline Ba8AuxSi46-x Clathrate", JOURNAL OF THE JAPAN SOCIETY OF POWDER AND POWDER METALLURGY, vol. 64, no. 8, 15 August 2017 (2017-08-15), pages 471 - 474, XP055561371 *
See also references of EP3637484A4

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115667559A (zh) * 2020-05-19 2023-01-31 东曹株式会社 硅化物系合金材料、以及使用了该硅化物系合金材料的元件
CN115667559B (zh) * 2020-05-19 2024-03-29 东曹株式会社 硅化物系合金材料、以及使用了该硅化物系合金材料的元件

Also Published As

Publication number Publication date
EP3637484A4 (en) 2021-03-17
EP3637484A1 (en) 2020-04-15
JP6875733B2 (ja) 2021-05-26
JP2018207071A (ja) 2018-12-27
US20200161524A1 (en) 2020-05-21
US11217739B2 (en) 2022-01-04

Similar Documents

Publication Publication Date Title
Liu et al. Eco-friendly high-performance silicide thermoelectric materials
Santos et al. Recent progress in magnesium-based thermoelectric materials
WO2015125823A1 (ja) 半導体単結晶、及びこれを用いた発電方法
AU752619B2 (en) Thermoelectric conversion material and method of producing the same
KR101876947B1 (ko) 나노 구조의 벌크소재를 이용한 열전소자와 이를 포함하는 열전모듈 및 그의 제조 방법
US9065014B2 (en) Thermoelectric material including coating layers, method of preparing the thermoelectric material, and thermoelectric device including the thermoelectric material
Wang et al. Thermoelectric performance of Sb2Te3-based alloys is improved by introducing PN junctions
WO2005104156A2 (en) Process for producing a heusler alloy, a half heusler alloy, a filled skutterudite based alloy and thermoelectric conversion system using them
Burkov Silicide thermoelectrics: Materials for energy harvesting
US20110290643A1 (en) Low Melting Point Sputter Targets for Chalcogenide Photovoltaic Applications and Methods of Manufacturing the Same
JP4374578B2 (ja) 熱電材料及びその製造方法
WO2018225823A1 (ja) 半導体基体及びその製造方法、基体並びに積層体
Yan et al. Thermoelectric properties of n-type ZrNiSn prepared by rapid non-equilibrium laser processing
Cheng et al. Synergistically enhanced thermoelectric performance of Cu2SnSe3-based composites via Ag doping balance
Hu et al. Advances in flexible thermoelectric materials and devices fabricated by magnetron sputtering
JP6768556B2 (ja) 熱電変換材料及びその製造方法
Yang et al. Phase Tuning for Enhancing the Thermoelectric Performance of Solution-Synthesized Cu2–x S
Du et al. Enhanced Thermoelectric Performance of Mg-Doped AgSbTe2 by Inhibiting the Formation of Ag2Te
CN101969096B (zh) 纳米结构热电材料、器件及其制备方法
Zhao et al. Enhanced thermoelectric performance of Bi–Se Co-doped Cu1. 8S via carrier concentration regulation and multiscale phonon scattering
JP4900819B2 (ja) 熱電材料及びその製造方法
JP4809691B2 (ja) 鉄合金熱電材料
Luo et al. High ZT value of pure SnSe polycrystalline materials prepared by high-energy ball milling plus hot pressing sintering
JP6559438B2 (ja) 熱電素子及びそれを用いた熱電モジュール並びに熱電素子の製造方法
Yazdani et al. Highly charged interface trap states in PbS1− x govern electro-thermal transport

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18812951

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 2018812951

Country of ref document: EP

ENP Entry into the national phase

Ref document number: 2018812951

Country of ref document: EP

Effective date: 20200109